カリフォルニア州サンノゼで開催されたSPIE Advanced Lithography + patterningカンファレンスにおいて、リソグラフィ・エコシステムの様々な分野の専門家が、低NAおよび高NAの極端紫外線（EUV）リソグラフィの将来性について議論しました。彼らの見解は、非常に楽観的なものから慎重なものまで様々で、特に高NA EUVに関しては顕著でした。メモリ製造に関しては、サムスンの担当者は高NA EUVに関連するコストを懸念していると述べました。
サムスンでメモリ製造に携わるフェロー、Young Seog Kang氏は、低NA EUVはすでに実用化されており、チップメーカーは高NA EUVを使用するよりも、低NA EUVを用いたダブルパターニングや高度なパッケージング技術といった、より経済的な代替手段を好む可能性があると述べた。メモリに関しては、EUVの寿命は一般的に短くなると予測し、技術の拡張を試みる際には性能とコストの面で課題が生じる可能性があると述べた。しかし、ロジックチップはレイアウトが複雑なため、EUVはより長く有効な手段であり続ける可能性があると認めた。
「ユーザーとして、私は常に総コストを気にしています」とカン氏は語った。
3nm以降の製造技術における課題の一つは、リソグラフィーシステムで生成される限界寸法（すなわち解像度）を13nmから8nmへと低減させる必要性です。これは、開口数0.55（高NA）の投影光学系を備えたEUV装置を採用する、NA0.33（低NA）の投影光学系を備えたEUVシステムでダブルパターニングを行う、あるいはアプライドマテリアルズのCentura Sculptaのようなパターン形成システムを使用する（EUVダブルパターニングの工程を削減することはできますが、工程そのものや高NA EUVの使用を完全に排除するわけではありません）、そしてフォトレジスト特性、照明設定、マスクエンハンスメントといったプロセス関連要因を強化することで実現できます。
Intel は、今後のプロセス技術として、高 NA EUV リソグラフィーと Applied の Centura Sculpta を採用する予定です (Centura Sculpta は 20A から、高 NA EUV は 14A から)。他のチップメーカーも高 NA EUV を研究しています。
EUVの能力向上とコスト削減には、他にも潜在的な道があります。インテルのバイスプレジデント兼マスク事業担当ゼネラルマネージャー、フランク・アブード氏は、EUVリソグラフィの性能向上に位相シフトマスクを採用することについて説明しました。DUVリソグラフィに有効なこのマスクは、位相差を利用して像の解像度を向上させます。EUV用の位相シフトマスクはまだ開発されていませんが、アブード氏は実現可能だと考えています。
ASMLのシステムエンジニアリング担当ディレクター、ヤン・ファン・スホート氏は、EUVリソグラフィの解像度を向上させ、その有用性を拡大するための複数のアプローチを概説した。投影光学系の開口数を高めることに加え、リソグラフィシステムの解像能力を表す係数であるk1を最適化することも可能である。これは、フォトレジストの品質、照明設定、マスクの改良など、様々な手法を用いて実現可能である。ファン・スホート氏によると、ASMLはk1を向上させるための新しい照明装置やその他の戦略に積極的に取り組んでおり、有望なアイデアもいくつか検討中だという。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
フォトレジストサプライヤーであるJSR USAの社長、マーク・スレザック氏は、EUV技術は20年は持続する可能性があると示唆しました。彼は、液浸リソグラフィやマルチパターニングといった技術革新により予想よりもはるかに長く使用されたDUVリソグラフィの長期使用と比較しました。スレザック氏は、同様の進歩がEUVの重要性を長期化させる可能性があると考えており、高NA EUVはその好例となるでしょう。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
