CTスキャンにより、インテルの象徴的な386 CPUの内部構造が明らかになった。複雑なピン配置や隠された電源プレーンなどが明らかになった。

最先端のプロセスとパッケージング技術が駆使される現代において、Intel 386は大したことはないように見える。132本の金ピンが並んだ灰色のセラミック板で、今となっては古い部品箱の中でガタガタと音を立てているような代物だ。しかし、その地味な外観の裏には、1980年代後半のチップパッケージングにおける驚異的な技術、私たちが当たり前だと思っていた技術が隠されている。ケン・シャリフはCTスキャナーと巧みなデジタル解剖技術を駆使し、ドライバーやはんだ付けガンを一切使わずに、このクラシックCPUのあらゆるレイヤーを詳細に調査することに成功した。

スキャンによって数百枚の極薄X線スライスが生成され、それらをつなぎ合わせて3Dモデルが作成されました。このモデルは回転、ズーム、そして層ごとにデジタル的に「剥がす」ことができます。最初に現れるのは、シリコンダイから放射状に伸びる、わずか35µmの太さを持つ金のボンドワイヤの輪です。これは人間の髪の毛よりもはるかに細いものです。これらは、ダイのパッドとパッケージの内部配線をつなぐ、微細な吊り橋のような役割を果たしています。中には単純なデータや制御信号を伝送するものもあれば、1つのパッドに最大5本ものボンドワイヤが束になって、電源やグランドといったより厳しい要求に対応しています。

もう1層引き剥がすと、386のパッケージの真の洗練性が明らかになります。実質的には6層基板の小型版と言えるでしょう。内部の2層が信号を伝送し、4つの専用銅箔層がチップの各セクションにクリーンで安定した電源とグラウンドを供給します。この「シングルロウ・ダブルシェルフ」ボンディング方式は、下記に添付されているIntel自身のパッケージ資料にも記載されており、驚くほどコンパクトなフットプリントに最大限の接続性を詰め込むための手法でした。

スキャン画像をさらに詳しく調べることで、シャリフ氏はどのピンがどこに接続されているかを特定できた。I/Oパッドに直接配線されているものもあれば、電源やロジック回路の供給ネットワークの奥深くに埋め込まれているものもあった。CT画像は、製造工程でピンに金メッキを施すために用いられる細い側面配線など、インテルがおそらく決して目立たせようとしなかったであろう細部まで捉えていた。パッケージのエッジに沿ってほとんど目に見えないスパイク状のメッキ接点は、スキャン画像と一致するようにセラミックを軽く研磨することで確認された。

次に、スキャン画像を用いて信号層と電源層を並べて比較すると、設計の洗練度が明らかになります。信号層は、細い銅線が絡み合った網の目のように、小さなビアの間を縫うように走り、チップ全体にデータと制御信号を伝達します。複雑で精密な構造で、内部の複雑なロジックを伝達するために設計されています。

対照的に、電源層はほぼ一枚の銅板で、ボンディングパッドとビアが貫通する穴が数個あるだけです。これらのプレーンは、チップにクリーンで安定した電源とグラウンドを供給し、グリッチの原因となる干渉やノイズを排除して、すべてがスムーズに動作することを保証します。

X線写真では、シリコンダイの下に明るい部分が見えます。銀入りエポキシです。これは単なる接着剤ではありません。チップから熱を逃がすと同時に、低抵抗の直接接地も提供する、厳選された素材です。これは、パッケージが386を負荷下でも安定して信頼性高く保つ上で、目立たないながらも非常に重要な役割を担っています。

パッケージングは​​、スケールの大きな違いを橋渡しする役割を果たします。シリコンダイ内部では、最小の微細構造は約1マイクロメートル幅で、顕微鏡でもほとんど見えません。そこからダイ上の配線が約6マイクロメートルに広がり、約0.25ミリメートル間隔で配置されたボンディングパッドに接続されます。

これらのボンドパッドは、0.5ミリメートル間隔で配置されたパッケージパッドと接続され、最終的にはチップ底面の2.54ミリメートル間隔のピンと接続されます。これは、極小のコアロジックから、目に見える、そして触れることができる大きなソケットピンまで、約2,500倍ものズームアウトです。

386のボンドワイヤを、それが接続されるソケットピンの隣に並べてみると、その大きさの差はとてつもなく大きいでしょう。これがこのパッケージの優れた点です。ダイを保護するだけでなく、繊細で微細なデバイスを、理論上はマザーボードに手で簡単に着脱できる、堅牢で取り付け可能な部品へと変貌させます。

さらに、386パッケージには「No Connect」（NC）とラベル付けされたピンが8本あります。これはマザーボードに接続されておらず、未使用のように見えることを意味します。ダイ内部では、これらのNCパッドのほとんどはほぼ接続されており、内部配線とボンディングワイヤ用のパッドスポットが用意されています。Intelはこれらをプレースホルダとして残しており、おそらく製造中のテストやデバッグ用と思われます。興味深いことに、1本のNCピンは実際にダイに接続されており、出力として機能しています。これは、Intelが隠蔽していた隠された信号を示唆しています。ダイ上のNCピンを確認するには、2番目のギャラリー画像を参照してください。

画像

1

の

2

熱心なファンの皆様には、ぜひ元のブログ記事をご覧いただき、詳細をご確認ください。興味をお持ちの方やより技術的な詳細を知りたい方のために、より詳細な情報を提供しています。Intelにとって、このセラミック多層構造のアプローチは、単に見た目を重視するだけではありません。Intel経営陣が「チップは16ピン以上あってはならない」と考えた奇妙な信念の名残で、70年代に発表された最初のプロセッサのポテンシャルを制限していた、ピン数を少なく抑えることへの初期のこだわりをついに打ち破ったのです。

386は、複雑なチップには電力、信号整合性、そして熱に対処するために高度な多層セラミックパッケージが必要であることを認識し、多ピン化と先進的なパッケージングを全面的に採用するというインテルの方針の集大成となりました。この転換は極めて重要であり、現代のコンピューティングを可能にした飛躍的なパフォーマンス向上を可能にしました。

今では忘れられがちですが、386は現代のマルチタスクPCを可能にしたCPUであり、そのパッケージングは​​トランジスタ数と同じくらいその飛躍において重要な役割を果たしました。シャリフ氏のCTスキャン作品は単なる好奇心を満たすものではありません。初期のマイクロプロセッサ戦争において、インテルが世界最高峰のエンジニアリング人材を、一見すると最も平凡に見える「箱」にまで注ぎ込んでいたことを思い出させてくれるのです。かつて象徴的なイノベーションの拠点であったインテルが、再びかつての栄光を取り戻すかどうかは、時が経てば分かることでしょう。

Google ニュースで Tom's Hardware をフォローすると、最新のニュース、分析、レビューをフィードで受け取ることができます。「フォロー」ボタンを忘れずにクリックしてください。