インテルのPowerViaと呼ばれるバックサイドPDNは、同社の次期18Aおよび20Aプロセス技術における主要な利点の一つになると期待されています。PowerViaの実装方法を理解し、インテルファウンドリーサービスの利用に関心のある企業にその利点を実証するため、同社はIntel 4ノード（以前は7nmと呼ばれていました）で製造されたテストチップにPowerViaを実装しました。
インテルが試作したバックサイド電源供給チップは、名前が明かされていない省エネ型「Eコア」（クレストモントを推測するが、現時点では推測に過ぎない）をベースにしており、Intel 4プロセス技術で実装されている。2023年のVLSI技術・回路シンポジウムで発表されるインテルの調査結果によると、インテルのPowerViaはコアの大部分で標準セルの使用率を90%以上に高め、IRドロップの低減によりクロック速度を5%以上向上させた。インテルがデモンストレーションする予定の画像はこの点を裏付けているようだが、同様のコアが実際のワークロードでどのように動作するかを評価することは不可能だ。
画像
1
の
2
バックサイドPDNは、電源レールをチップの裏面に再配置することでI/O配線と電源配線を分離することを目指しており、バックエンド・オブ・ライン（BEOL）におけるビア抵抗の増加などの問題に対処するのに役立ちます。これにより、トランジスタの性能が向上し、消費電力が削減されるだけでなく、データ接続と電源接続間の潜在的な干渉も排除されます。さらに、PDNとデータ配線の分離は面積削減にも貢献し、既存の量産ノードと比較してトランジスタ密度を高める可能性を秘めています。
現時点では、Intelが6月中旬に実証する予定の唯一のことは、PowerVia PDNが動作し、IRを低減することで周波数を向上できることです。このことから、Intelの次世代18Aおよび20Aプロセス技術は、2024年から2025年にかけて、従来の電力供給に依存する競合製品ノードに対して、少なくとも1つの実証済みの優位性を持つという結論に至ります。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
