AMDのInstinct MI300XやNVIDIAのB200 GPUは巨大だと思っていただろうか？考え直してほしい。TSMCは、CoWoS（Chip-on-Wafer-on-Substrate）パッケージング技術の改良版を開発中だ。この技術により、システムインパッケージ（SiP）の面積が2倍以上になるという。TSMCは北米技術シンポジウムで発表した。このSiPは120×120mmという巨大なパッケージを採用し、数キロワットの電力を消費すると同社は考えている。
2026年に生産開始予定の次世代CoWoS_Lは、レチクルサイズの約5.5倍のインターポーザーを実現できるようになります（昨年発表されたレチクルサイズの6倍ほどではないかもしれません）。これは、ロジック、最大12個のHBMメモリスタック、その他のチップレット用に4719mm²のスペースが利用可能になることを意味します。このようなSiPにはより大きな基板が必要となり、TSMCのスライドによると、100x100mmのサイズが想定されています。そのため、このようなプロセッサではOAMモジュールを使用できなくなります。
TSMCの取り組みはこれで終わりではありません。2027年には、CoWoS技術の改良版を開発し、レチクルサイズの8倍以上のインターポーザーを実現し、チップレットの面積は6,864平方ミリメートルになります。TSMCが構想する設計の一つは、4つのSoIC（Systems-on-Integrated Chip）を積層し、12個のHBM4メモリスタックと追加のI/Oダイを組み合わせたものです。このような巨大なSoICは膨大な電力を消費するでしょう。数千ワットにも達し、非常に高度な冷却技術が必要になります。TSMCはまた、このようなソリューションでは120×120mmの基板を使用することを想定しています。
興味深いことに、Broadcomは今年初め、2つのロジックダイと12個のHBMメモリスタックを搭載したカスタムメイドのAIプロセッサを発表しました。このプロセッサの仕様は不明ですが、AMDのInstinct MI300XやNVIDIAのB200よりも大きいように見えます。ただし、TSMCが2027年に計画しているものほどではありません。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
