2019年8月6日午前0時30分（太平洋時間）編集：数回のやり取りを経て、Intelは「56コアCooper Lakeの製品は、Cooper LakeとIce Lakeに対応するメインストリームプラットフォームと同じソケット/ピン配置マッピングを持つ」と発表しました。この説明を反映させるため、以下のテキストを修正しました。
Intelは本日、次期Cooper Lakeプラットフォームに最大56コアを搭載すると発表しました。そして最も重要なのは、これらのプロセッサがソケット型のフォームファクタで提供されることです。つまり、現在の9200シリーズとは異なり、より従来型のサーバー設計に組み込むことができます。これらのプロセッサは、Ice Lakeプロセッサともソケット互換性があります。
Intelはまた、これらのプロセッサがAI強化機能であるDL Boostスイートの一環としてbfloat16命令をサポートすることも発表しました。Intelはまた、9200シリーズよりも消費電力が低いと主張しています。
Intel は当初、 EPYC Rome の影響 (こちらが Rome のベンチマーク) に備えて、コア数の多い領域での防御を強化するために、新しい Cascade Lake-AP プロセッサ ライン (9200 シリーズ) に目を向けましたが、これらのプロセッサは高価なカスタム ビルドの OEM システムにのみ搭載されており、BGA マウントであるため、展開オプションが制限されます。
AMDは明日、最大64コア、128スレッドのEPYC Romeプロセッサを正式発表します。Intelは、この騒動に対抗すべく、LenovoやSAPといったOEMとの提携を積極的に推進しています。また先週、AdvaniaがIntelの既存の9200シリーズプロセッサ向けにHPCクラウドサービスを展開したというニュースも流れました。しかし、Advaniaの発表を除けば、Intelの9200シリーズプロセッサの普及は鈍いようです。
画像
1
の
2
既存の9000シリーズチップは、最大56コア、112スレッドをデュアルダイMCM（マルチチップモジュール）設計で実現しています。これは、2つのダイが1つのチップに統合されたことを意味します。これらのプロセッサは、データセンタープロセッサの中で最も多くのメモリチャネル（12）を提供し、最高のメモリ帯域幅を実現します。現行世代モデルは12チャネルのDDR4-2933メモリをサポートし、2ソケットサーバーで最大24のメモリチャネルと3TBのDDR4メモリを提供します。この組み合わせにより、56コアモデルを搭載した2ソケットサーバーで最大407GB/秒のメモリスループットを実現します。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
スワイプして水平にスクロールします
| 行0 - セル0 | コア/スレッド | ベース/ブースト周波数 (GHz) | L3キャッシュ | TDP |
| Xeon プラチナ 9282 | 56 / 112 | 2.6 / 3.8 | 77MB | 400W |
| Xeon プラチナ 9242 | 48 / 96 | 2.3 / 3.8 | 71.5MB | 350W |
| Xeon プラチナ 9222 | 32 / 64 | 2.3 / 3.7 | 71.5MB | 250W |
| Xeon プラチナ 9221 | 32 / 64 | 2.1 / 3.7 | 71.5MB | 250W |
現在の 9200 シリーズには、56 コア、48 コア、32 コアの 3 種類があり、新しいソケット付き Cooper Lake モデルでも同様のコア数が期待できます。
画像
1
の
9
9200シリーズプロセッサは、ソケット型プロセッサではなく、BGA（ボール・グリッド・アレイ）パッケージで提供され、5903ボール・インターフェースを介してホストマザーボードに直接はんだ付けされます。また、9200シリーズチップはチップあたり最大40本のPCIe 3.0レーンを備えており、デュアルソケットサーバーでは合計80レーンとなります。
Intelはアーキテクチャの詳細を公表していませんが、公式発表で詳細が明らかになるでしょう。今のところIntelは、AMDのEPYC Romeに対抗する計画があることを改めて表明するにとどめており、データセンター分野にとって間違いなく興味深い一年となるでしょう。Intelによると、新しいプロセッサは2020年前半に登場予定です。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
