Intel Xeon E5-2600 v4 Broadwell-EP レビュー

Tom's Hardwareを信頼できる理由お客様に最適な製品とサービスをお選びいただけるよう、専門のレビュアーが何時間もかけて製品とサービスをテスト・比較しています。テスト方法について詳しくはこちらをご覧ください。

9ページ中2ページ目:

ブロードウェル-EPアーキテクチャ

Broadwell-EPのラインナップは、モジュラー設計に基づく3種類のダイ構成に基づいています。HCCダイは18.1 x 25.2mmのサイズで、約72億個のトランジスタで構成されています。アーキテクチャ自体はHCCダイごとに2つのフルリングを採用していますが、対称構造になっています。Haswell-EPでは、右側のリングが2つの追加コアに対応していたため、非対称構造となっていました。

ここで、Intelは両方の双方向リングをそれぞれ12個のコアに接続し、リングごとに同数のコアを無効化することで、コア数が少ないSKUを作成します。例えば、フラッグシップの22コアXeon E5-2699 v4は、リングごとに11個のアクティブコアを備えています。スタックの下位層に進むにつれて、両側から1つずつ、一度に2つのコアが無効化され、対応する最終レベルキャッシュも無効化されます。Intelはこのようにして、L3コア数が少ないモデルも作成しています。

各アクティブコアは、リング全体で共有される2.5MBのLLCキャッシュに関連付けられており、どのコアもキャッシュの任意の部分をアドレス指定できます。2つの異なるリングの利点は、より効率的なスケジューリングです。一方のリングで発生するすべての処理は独立しており、もう一方のリングからの干渉を受けることなく実行されます。リングトラフィックをインテリジェントに、そして正しい方向にルーティングすることは、当然ながら非常に重要です。リング上のトランザクションは、移動距離に応じて最大12サイクルかかることがあります。この問題に対処するためのインテリジェンスが組み込まれています。このインテリジェンスがなければ、コアが「南」のキャッシュにある情報を必要とし、トラフィックが北へ向かった場合、その要求は完全なループを形成することになります。代わりに、スケジューラはトラフィックを南へ正しくルーティングすることで、キャッシュ内のデータへの高速アクセスを実現します。

2つのリング間でワークロードを分散させることで、1つの大きなリングをナビゲートするのに必要なサイクル数も削減されます。唯一の注意点は、リング間のトラフィックルーティングには、リングの上部と下部を接続するバッファ付きスイッチを経由する必要があり、（約）5サイクルの遅延が発生することです。各リングは独自のメモリコントローラ（下部）にアクセスできますが、QPIリンクとPCIeレーン（上部）にアクセスできるのは左側のリングのみです。

MCC ダイのサイズは 16.2 x 18.9 mm で、約 47 億個のトランジスタが搭載されています。一方、LLC ダイのサイズは 16.2 x 15.2 mm で、約 32 億個のトランジスタが搭載されています。

IntelはMCCおよびLCC構成において、リングあたりのコア数を12から10に削減しましたが、双方向リング構造は引き続き採用しています。MCCの部分的に切断されたリングには、メモリコントローラが追加されています。さらにIntelは、2つ目のリングの最後のLow Core Count（LCC）ダイ用の配線を削除し、LCCダイともう1つのメモリコントローラを廃止しました。これにより、大型ダイ上の2つのリングを接続していたバッファ付きスイッチも不要になりました。

LCCベースのモデルは、単一のコントローラーを介して4つのDDR4メモリチャネルをアドレス指定できます。これは、そのロジックから伸びる4つの矢印で示されています。トランザクション処理を支援する2つ目のメモリスケジューラーがないため、スループットがわずかに低下します。ただし、Intelはパフォーマンスへの影響の程度を定量化していません。

Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。

パフォーマンス向上テクノロジー

BroadwellベースのCPUは、Haswellと比較して約5.5%のIPC向上を誇ります。最も顕著な改善は浮動小数点命令のパフォーマンスに反映され、Vector FP乗算レイテンシが5サイクルから3サイクルに短縮されたほか、Radix-1024除算器、分割スカラー除算器、そしてベクトルギャザー演算のハードウェアアシスト（60%削減）が改良されました。

その他の魅力的な追加機能には、割り込みをバッチ処理することで VM の出入りの待ち時間を短縮するポスト割り込みや、迅速なチェックポイント設定によって VM ベースのフォールトトレランスのオーバーヘッドを最小限に抑えるページ変更ログなどの仮想化中心の機能があります。

Intelはパフォーマンス向上のためにTransactional Synchronization Extensions（TSX）を採用しており、新しいハードウェア制御電源管理機能は消費電力を削減すると謳っています。その真偽については8ページで検証します。

オーケストレーションとセキュリティ機能

Intelのリソース・ディレクター・テクノロジーは、強化されたテレメトリデータを提供することで、管理者がプロビジョニングを自動化し、リソース利用率を向上させることを可能にします。これには、キャッシュ・アロケーション・テクノロジー、コードおよびデータの優先順位付け（CDP）、メモリ帯域幅モーション（MBM）、そして強化されたキャッシュ・モニタリング・テクノロジー（CMT）が含まれます。

また、Crypto Speedup (ADOX/ADCX)、新しいランダムシードジェネレーター (RDSEED)、スーパーバイザーモードアクセス防止 (SMNAP)、および仮想化例外 (#VE) テクノロジによる、より高速なデータ暗号化と復号化、ネットワークセキュリティ、信頼できるコンピューティングプールなど、一連の強化されたセキュリティ機能も利用できます。