TSMCは、インテルの競合設計に匹敵する、裏面電源供給を備えた1.6nmプロセス技術を発表した。

（画像提供：TSMC）

TSMCは本日、最先端の1.6nmプロセス技術を発表しました。これは同社初のオングストローム級製造ノードとなる新しいA16製造プロセスであり、前身のN2Pプロセスを大幅に上回る性能が期待されます。この技術の最も重要なイノベーションは、バックサイド電源供給ネットワーク（BSPDN）です。

TSMCの2nmクラスノード（N2、N2P、N2X）と同様に、同社の1.6nmクラス製造プロセスはゲート・オール・アラウンド（GAA）ナノシート・トランジスタを採用しますが、現世代および次世代ノードとは異なり、スーパーパワーレールと呼ばれる裏面電源供給を採用しています。トランジスタとBSPDNの革新により、TSMCのN2Pと比較して、目に見える性能と効率の向上が実現します。新ノードは、同じ電圧でクロックレートが最大10%向上し、同じ周波数と複雑さで消費電力が15%～20%削減されます。さらに、この新技術により、実際の設計に応じてトランジスタ密度が7%～10%向上する可能性があります。

TSMCのA16プロセスにおける最も重要なイノベーションは、同社の北米技術シンポジウム2024で発表された、洗練されたバックサイド電源供給ネットワーク（BSPDN）であるスーパーパワーレール（SPR）の導入です。この技術は、複雑な信号配線と高密度な電源供給ネットワークの両方を備える傾向のあるAIおよびHPCプロセッサ向けに特化されています。

バックサイド・パワー・デリバリーは、トランジスタ密度の向上と電力供給の改善を可能にし、パフォーマンスに影響を与えるため、多くの今後のプロセス技術に実装される予定です。一方、BSPDNを実装する方法はいくつかあります。TSMCのSuper Power Railは、特殊なコンタクトを用いてバックサイド・パワー・デリバリー・ネットワークを各トランジスタのソースとドレインに接続し、抵抗を低減することで最大限のパフォーマンスと電力効率を実現します。製造の観点から見ると、これは最も複雑なBSPDN実装の一つであり、IntelのPower Viaよりも複雑です。

TSMCがN2PおよびN2Xプロセス技術にこの機能を追加しなかった理由は、おそらく裏面電源レール実装を選択したためでしょう。この機能を追加すると、量産ノードの使用コストが大幅に増加するからです。一方、GAAナノシートトランジスタとSPRを搭載した1.6nmクラスのノードと、GAAFETのみを搭載した2nmクラスのノードを提供することで、TSMCは直接競合することなく、異なる顧客に明確なメリットを提供する、2つの異なるノードを持つことになります。