TSMCとDigiTimesの半導体サプライチェーン関係者によると、台湾積体電路製造（TSMC）は、第3四半期にN4（4nm）製造技術を用いたチップのリスク生産を開始する予定だ。この新ノードにより、チップメーカーはN5設計を若干縮小し、2022年には消費電力と性能をさらに最適化できるようになる。
TSMCのN4は、N5、N5P、N5HPCを含む同社のN5ファミリーに属しています。これらの技術はすべて、深紫外線リソグラフィー（DUV）と極端紫外線リソグラフィー（EUV）の両方を採用しており、多くの共通点がありますが、それでもかなりの違いがあり、異なる用途向けに設計されています。
画像
1
の
2
TSMCのN5Pは、N5の性能強化版であり、トランジスタ数が同じ場合、動作周波数を最大5%向上、または消費電力を最大10%削減します。このノードはN5からのシームレスな移行を提供するため、設計者がシステムオンチップ（SoC）の性能向上（または消費電力の削減）を今すぐ必要とする場合、設計またはIPをN5からN5Pに移行するのは比較的容易です。この技術は現在利用可能と見られています。
画像
1
の
2
N4はN5のさらなる進化版であり、光学シュリンクによりダイ面積を6%縮小し、BEOL（バックエンド・オブ・ライン）の強化により消費電力と性能のさらなる向上を実現します。N5の設計ルール、設計インフラ、SPICEシミュレーションプログラム、IPは引き続き採用しています。さらに、N4ではより多くのレイヤーにEUVスキャナーを採用することで、マスク数、プロセスステップ数、そしてコストを削減します。
TSMC の N4 は確かに革命的な製造プロセスではありませんが、ファウンドリーの既存の顧客にとって依然として非常に重要であり、今後何年も主流の SoC に使用されることになります。
2021年第3四半期にN4を使用したリスク生産が開始されることから、N4は2021年後半または2022年初頭に大量生産（HVM）のマイルストーンを達成すると予想されます。TSMCの最大の顧客は、他の企業よりも早く新しいノードにアクセスできるため、他の企業よりも早くN4を採用する可能性があります。
TSMCのN5の進化はN4で終わるわけではありません。特に高クロックを必要とする高性能アプリケーション向けに、TSMCは2022年第2四半期からN5HPCテクノロジーを提供します。このノードは、BEOL強化と組み合わせることで、設計ルールの互換性を維持しながら、N5と比較して最大7%高い周波数を提供します。N5HPCは、バースト的な動作のため高クロックを必要とする汎用プロセッサに特に役立ちます。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
