TSMCがシリコンフォトニクスプログラムを進めているという噂は長らく囁かれていましたが、同社は2024年の北米技術シンポジウムでついにそのソリューションの概要を発表しました。目標は、オンパッケージ接続性を向上させ、12.8Tbpsの帯域幅を実現することです。
「マスパッケージにより多くの計算能力を搭載するにつれて、データ転送が課題となりますが、I/Oベンダーによって制限されることが多々あります」と、TSMCの事業開発担当副社長であるケビン・チャン氏は述べています。「TSMCでは、長年にわたりシリコンフォトニクスの研究に取り組んできました。私たちは、将来の計算要件に対応するために、非常にエネルギー効率の高い高速信号伝送を実現するために、シリコンフォトニクスをスイッチング素子の近くに配置できる能力を持っています。」
銅線信号では対応できない帯域幅需要の増加により、シリコンフォトニクスは将来のデータセンターにとってゲームチェンジャーとなることが期待されています。TSMCのシリコンフォトニクス技術は、65nm電子集積回路（EIC）と光集積回路（PIC）を同社のSoIC-Xパッケージング技術を用いて組み合わせたCompact Universal Photonic Engine（COUPE）を採用しています。TSMCは、SoIC-X相互接続のインピーダンスが非常に低いため、COUPEは電力消費の面で非常に効率的であると主張しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
