インテル、1 TB/秒のシリコンフォトニクスを搭載した 8 コア、528 スレッドの PIUMA チップをデモ

Intel は、対象となるワークロードを特徴付けた後、ワークロードによって生じるメモリ サブシステム、ディープ パイプライン、分岐予測、アウトオブオーダー ロジックへの極度のストレスに関連する課題を解決するアーキテクチャを作成する必要があると結論付けました。

Intelのカスタムコアは、8つのコアそれぞれに66のハードウェアスレッド、大容量のL1命令キャッシュとデータキャッシュ、そしてコアあたり4MBのスクラッチパッドSRAMを搭載するなど、極めて高度な並列処理を採用しています。この8コアチップは、それぞれ32GB/s/dirで動作する32個の光I/Oポートを備え、合計1TB/sの帯域幅を実現します。これらのチップは8ソケットOCPサーバースレッドに搭載され、システム全体で最大16TB/sの光スループットを提供します。各チップには32GBのカスタムDDR5-4000 DRAMが搭載されています。 

528 個のスレッドによって生成される膨大な量のデータをダイ上で移動するには、最適化された相互接続が必要です。そこで Intel は、コア、メモリ コントローラ、およびシリコン フォトニクス相互接続の間でデータをシャッフルする 16 個のルーターを備えた 2D オンダイ メッシュを設計しました (8 個のルーターは CPU コアに統合され、残りの 6 個のルーターは完全にデータ移動専用です)。 

上のアルバムでご覧いただけるように、フォトニクスコネクタはチップパッケージに統合されており、チップ側面から他のチップへの外部接続用に突出しています。チップは外部の「HyperX」光ネットワークに接続され、個々のプロセッシングコアに全対全接続を提供します。この驚異的なネットワークにより、最大200万個のコアを400ナノ秒未満のレイテンシで全対全に直接接続することが可能になります。 

画像

1

の

5

最終的な結果は目覚ましいものでした。チップの消費電力はわずか75Wで、そのうち59%がシリコンフォトニクスに、21%がコアに充てられています。Intelは、光ネットワークの性能向上により、1コアから1000コアまでほぼ完璧な線形スケーリングが可能になったと主張しています。

光インターコネクトの将来性は、従来のチップ間通信技術と比較して優れた帯域幅、レイテンシ、そして消費電力特性を備えた将来のデータ転送方式を業界が模索する中で、研究を活発化させています。光チップインターコネクトの主流化はまだ先のことですが、Intel、Nvidia、Ayar Labsなどが推進しているような特殊な実装は、近い将来、大規模導入に向けて準備が整っつつあります。