ザイリンクス、350億個のトランジスタを搭載した世界最大のFPGAを発表

Xilinxは本日、Virtex UltraScale+ VU19Pを発表しました。350億個のトランジスタを搭載したこの16nmデバイスは、インターポーザー上に4つのチップを集積し、世界最大のフィールドプログラマブルゲートアレイ（FPGA）であり、900万個のロジックセルを内蔵しています。

Virtex VU19Pは、900万個のロジックセルに加え、1.5Tb/sのDDR4メモリ帯域幅、最大4.5Tb/sのトランシーバ帯域幅、そして2,000個以上のユーザーI/Oを備えています。ザイリンクスによると、このFPGAは、前身であり、これまで業界最大のFPGAであった20nmプロセス技術のVirtex UltraScale 440の1.6倍の規模です。前世代のVirtex UltraScale 440は550万個のロジックセルを搭載していました。

350億個のトランジスタを搭載するこのチップは、間違いなく最大級のチップ（16nm）の一つです。サードパーティの画像を見ると、ダイはインターポーザー上に4つの長方形スライス（チップ全体の長さに相当）で構成されていることがわかります。これは、同社が2011年に発表したVirtex-7 2000Tに類似しており、VU19Pはこの超大型チップレットFPGAの3番目の製品です。非常に大まかに見積もっても、VU19Pのダイサイズは約900mm ²で、モノリシックダイのレチクルサイズ制限を超えています。

最近の開示情報はありませんが、Altera（現在はIntel傘下）の以前のコメントでは、Stratix 10も350億トランジスタとされていましたが、これにはEMIBを介してベースダイに接続されるトランシーバーが含まれています。Intelは先日、16nmプロセスを採用したもう一つの大型チップ、Nervana Spring Crest NNP-Tを発表しました。 このチップは280億トランジスタを搭載しています。688 mm ^{2ですが、ダイサイズは800} mm ²を超える210億トランジスタのNvidia V100ほど大きくはありません。

VU19P は、一般発売が 2020 年秋に予定されているため、入手可能になるまでにはしばらく時間がかかります。また、ザイリンクスは最近、UltraScale+ アーキテクチャに基づくデータ センター アクセラレーション用の新しい小型フォーム ファクターの Alveo U50 カードも発売し、7nm Versal ACAP を早期顧客向けに出荷し始めました。