TSMCの第3世代3nmノードは順調に進んでおり、N3Pの量産は今年後半に開始される予定

TSMCは、2023年第4四半期に第2世代3nmプロセス技術を用いたチップの生産を開始し、計画通りのマイルストーンを達成しました。同社は現在、このノードの性能向上版であるN3Pを用いたチップの量産準備を進めており、2024年後半に量産開始予定であると、TSMCは欧州技術シンポジウムで発表しました。

N3Eプロセスは予定通り量産に入り、2020年の量産開始時のN5テクノロジーに匹敵する欠陥密度を達成しました。TSMCはAppleとHuaweiの需要に応えることができたため、これは良好な結果と言えるでしょう。TSMCはN3Eの歩留まりを「非常に良好」と表現していますが、これは現時点でN3Eを採用している唯一のプロセッサであるAppleのM4が、N3ベースのM3と比較してトランジスタ数と動作クロック速度の両方を向上させていることからも明らかです。

「N3Eは計画通り、昨年第4四半期に量産を開始しました」とTSMCの幹部はイベントで述べた。「顧客の製品の歩留まりは良好で、計画通り市場に投入できました。」

N3Eプロセスの重要な特徴は、TSMCの従来のN3プロセス（N3B）に比べて簡素化されていることです。EUVリソグラフィを必要とする一部の層を削除し、EUVダブルパターニングの使用を完全に回避することで、N3Eは製造コストを削減するとともに、プロセスウィンドウを拡張し、歩留まりを向上させます。しかしながら、これらの変更によりトランジスタ密度と電力効率が低下する場合がありますが、これは設計の最適化によって軽減できます。