Arm Morello SoCが大きなマイルストーンを達成

ケンブリッジ大学の研究者たちは、10年以上にわたり、Capability Hardware Enhanced RISC Instructions（CHERI）アーキテクチャモデルの開発に取り組んできました。Armは本日、ArmベースのSoCにCHERIアーキテクチャを統合した初のハードウェアの提供開始を発表しました。これは、同社の5年間にわたるMorelloプログラムにおける大きなマイルストーンとなります。ハードウェアは、MicrosoftやGoogleなどの関係者に提供されつつあります。Armはケンブリッジ大学の研究者と緊密に協力し、64ビットArmv8-A搭載SBCを準備しました。これにより、「大幅に改善された」とされるハードウェア強化デバイスセキュリティのテストが可能になります。

数々のテクノロジー関連の大ニュースがハッキング、侵害、そして何らかのデジタル窃盗に関するものとなっていることから、デバイスのセキュリティ強化にさらなる注力が必要であることは否定できません。発表の冒頭部分を読むと、ケンブリッジ大学とArmの両社の頭脳が、ArmベースのSoCに導入し、特にメモリアクセスに関してハッカーの侵入を許す可能性のある扉を閉ざすための新しいアーキテクチャを慎重に計画してきたという、いくらか安心できる部分があるかもしれません。MicrosoftとGoogleの調査によると、パッチで修正された脆弱性の3分の2以上はメモリの安全性に関する問題です。

SoCはArm Neoverse N1をベースにしている

Armは本日、Morello Technology Demonstratorの背後にある技術について詳細なブログ記事を公開しました。プロトタイプのアーキテクチャはArmv8.2a 64ビットの拡張版であることが明らかになりました。この改良されたアーキテクチャは、CHERIによるきめ細かなメモリ保護と、高度にスケーラブルなソフトウェア区画化を実現します。

MorelloのSoCは、TMSC N7をベースにしたArm Neoverse N1 2クラスター・クアッドコア設計をベースにしています。Armは、自社のスケジュールに合わせてCHERI統合目標を達成したと述べており、消費電力とパフォーマンスの最適化にはさらなる改善の余地があるとしながらも、今回のデモのためにマイルストーンとなるハードウェアが2.5GHzで動作することを歓迎しています。SCP（システム制御プロセッサ）、MCP（マネージャビリティ制御プロセッサ）、Mali GPU、Mali DPUなど、Neoverseの多くの機能はそのまま維持されます。

Morello SBC には、DDR DRAM、PCIe などの必須機能に加え、最も徹底したテストを可能にする Arm の ULINK-Plus デバッグ アダプターが搭載されています。

Armの限定版Morelloプロトタイプボードは、Morelloプログラムにおける重要なマイルストーンであり、ソフトウェア開発者とセキュリティ研究者は今後2年間、SoCとボードの機能を検証し、その品質に関するフィードバックを共同で提供する予定です。すべてが順調に進み、計画通りに進めば、Morelloプログラムは、未来のデバイスの基本的なセキュア設計を形成する、新しいArm SoC製品ラインを生み出すことになります。