AMDはRyzen 3000シリーズCPUにZen 2を導入し、チップレットベースのCPU設計へと移行しました。これにより、チップメーカーは単一のCPUにより多くのコアを詰め込むことが可能になりました。そして今、新たな特許により、AMDがGPUでも同様のことを実現しようとしていることが明らかになりました（ComputerBase経由）。
パフォーマンスの壁を突破する
しかし、大きなシリコンダイを複数の小さなダイに分割することで、これらの問題点は解決されます。しかし、物事はそれほど単純ではなく、AMDの特許は、なぜこれがまだ実現されていないのかを説明しています。
要するに、GPUコンピューティングワークロードの並列処理を複数のチップレットにまたがって実現するのは困難です。CPUワークロードは規模が大きく、相互間の通信をあまり必要としません。そのため、チップレットベースのCPUは比較的容易に作成できます。
1つの巨大なモノリシックGPUのように見せる
しかし、GPUのワークロードは非常に小さいため、内部通信ファブリックで大きなトラフィックオーバーヘッドが発生します。AMDはこの問題を解決するために、高帯域幅インターコネクトを使用してチップレット間の通信を容易にしています。AMDはこのクロスリンクをHBXと呼んでいます。物理レベルでは、これはZen 3 CPUのインターポーザーによく似ていますが、電気レベルでは並列ワークロードに対応するためにL3キャッシュの同期に重点を置いて接続されています。
提案されている設計では、CPUは最初のGPUチップレットに接続され、1つのパッシブインターコネクトがL3キャッシュとその他のチップレット間のチャネルを相互接続します。つまり、CPUは多数の小さなGPUではなく、1つの大きなGPUと通信することになります。
小型GPUと通信する単一のコントローラーは現実的な解決策ではありません。並列ワークロードは過剰なトラフィックを発生させ、アクティブスイッチングはすぐに（レイテンシの）ボトルネックを引き起こすか、あるいは必要となるコントローラーの規模が大きすぎるでしょう。そのためAMDは、チップレットベースのGPUでは、コントローラーを介して複数の小型GPUを制御するのではなく、それらをシンプルな電気経路で接続して1つの大型GPUのように見せることを提案しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
このGPUモデルの優れた点は、既存のコーディング言語との互換性が維持されており、開発者の観点からはGPUモデル自体が変更されないことです。当然ながら、新しいアーキテクチャに対応するためにドライバーにいくつかの調整が必要になりますが、既存のソフトウェアは大きな変更なしに動作するはずです。
特許では、チップレットベースGPUのレイアウトは必ずしも4つのチップレットで構成する必要はないと説明されています。顧客のニーズに応じて、他の構成、ダイのサイズ、形状も歓迎され、五角形のダイもオプションとして考えられます。当然ながら、設計はスケーラブルである必要がありますが、チップレット間の対称性は制約となります。
素晴らしいですね。いつリリースされるのですか?
どれも素晴らしいように聞こえますが、そのような製品がすぐに登場するとは期待しすぎです。SLIとCrossfireが消滅したのは、複数のGPUを異なるカード間で連携させるのが面倒だったからです。AMDが提案した、高帯域幅のインターコネクトでGPUチップレットを近づけるという解決策があったとしても、まだやるべきことは山積みです。
これが現実世界の製品として実現するとしても、まずは研究レベルの規模で、スーパーコンピュータや、単一ワークステーションで高いGPUパワーを必要とするユーザー向けの科学用途GPUをターゲットに据える可能性が高いでしょう。これほど途方もないGPUパワーに対応するには、HBMメモリと組み合わせる必要があるでしょう。そのため、今後しばらくの間は、コンシューマー向け製品への搭載は難しいでしょう。
そうは言っても、これが実現しない可能性も十分にあります。テクノロジー企業は多くの特許を申請しますが、そのほとんどは結局使われません。
Niels BroekhuijsenはTom's Hardware USの寄稿ライターです。ケース、水冷システム、PCの組み立てレビューを担当しています。
