PCI-SIGがPCIe 5.0の最終仕様を発表

PCI-SIGは本日、PCI Express 5.0の最終仕様を発表しました。この新しい相互接続規格は、PCIe 4.0の発表からわずか2年足らずで、帯域幅をレーンあたり32GT/sへと倍増させます。PCI-SIG会員は、同組織のウェブサイトから仕様全文をダウンロードできます。

PCI-SIGの会長兼社長であるアル・ヤネス氏は、この規格が18ヶ月で完成したと述べた。「データ集約型の新しいアプリケーションは、かつてないレベルのパフォーマンスに対する需要を喚起しています」とヤネス氏は発表の中で述べた。「PCIeアーキテクチャは、当面の間、高性能I/Oの事実上の標準であり続けるでしょう。」

PCIe 5.0はx16構成により最大128GB/sの帯域幅を実現し、これはPCIe 4.0の2倍です。PCIe 5.0アーキテクチャでは、信号整合性とコネクタの機械的性能を向上させるために、電気的な変更も実装されています。以前のバージョンと同様に、この規格は以前のPCIeバージョンとの下位互換性を維持しているため、以前のバージョンも引き続きPCIe 5.0インターフェースで動作しますが、高速化は実現できません。最後に、アドインカード向けの下位互換性を備えた新しいCEMコネクタが搭載されています。

コンシューマー向けPCIe 4.0製品、特にAMDのCPUとGPUが今年ようやくリリースされるところであり、PCIe 5.0も比較的早い段階でリリースされる可能性が高いと考えられます。Intelは既にAgilex FPGAがPCIe 5.0をサポートすると発表しており、キャッシュコヒーレントなCompute Express Link（CXL）はPCIe 5.0を採用しています。同社は2021年にCXL製品をリリースする予定で、これがPCIe 5.0をサポートする最初の製品となる可能性があります。