Intel Foundry ロードマップのアップデート - 3D ダイスタッキングと 14A プロセスノードの有効化を可能にする新しい 18A-PT バリアント

インテルの新CEO、リップ・ブータン氏は、カリフォルニア州サンノゼで開催された同社主催イベント「Intel Foundry Direct 2025」に登壇し、ファウンドリー・イニシアチブの進捗状況について説明しました。ブータン氏は、18Aプロセスノードの後継となる次期14Aプロセスノード（1.4nm相当）の主要顧客との契約締結を進めていると述べました。インテルにはすでに複数の顧客がおり、14Aテストチップのテープアウトを計画しています。これらのチップには、PowerDirectと呼ばれる同社のバックサイド電力供給技術の強化版が搭載されています。また、ブータン氏は、重要な18Aノードは現在リスク生産段階にあり、量産は予定通り年内に開始されることも明らかにしました。

インテルはまた、18Aノードの高性能版である新しい18A-P拡張版が、初期ウェハで現在ファブで稼働中であることを発表しました。さらに同社は、ハイブリッドボンディングインターコネクトを備えたFoveros Direct 3Dをサポートする新しい18A-PT版を開発しており、これにより同社は最先端のノード上にダイを垂直に積層することが可能になります。

今回の展示会で最も重要な展開は、顧客が業界標準の設計フローとツールを用いて新しい設計を開発することを可能にする重要なツールとIPブロックを提供するEDAおよび知的財産（IP）パートナーとの継続的な連携拡大と言えるでしょう。また、Intel Foundry Accelerator Allianceプログラムを拡張し、Chiplet AllianceとValue Chain Allianceプログラムを追加しました。

インテル・ファウンドリーの躍進は、地政学的な分断が世界の半導体サプライチェーンの分断を脅かす、半導体業界の激動の時代に実現しました。インテルは現在、最先端のプロセスノード技術と高度なパッケージング能力を有する唯一の米国拠点の国内サプライヤーであり、中国とTSMC間の緊張が激化する中で、これは重要な優位性となっています。TSMCは米国での生産を拡大していますが、台湾で最近可決された法律により、同社は最先端技術を米国で生産することができなくなりました。そのため、最先端の半導体製造と研究開発の両方を担う国内ファウンドリーはインテルのみとなりました。

Intel Foundryの最高技術責任者兼最高執行責任者であるNaga Chandrasekaran氏と、Foundry ServicesのゼネラルマネージャーであるKevin O'Buckley氏も、イベント中に基調講演を行い、技術とロードマップに関する詳細情報を提供する予定です。この記事は、追加情報が入り次第更新しますが、開始にあたってお伝えしたい情報はたくさんあります。それでは、Intelの進捗状況を詳しく見ていきましょう。

Intel 14Aプロセスノード

Intel 14Aプロセスノード

インテルの18Aの次世代となる14Aはすでに開発が進められており、2027年にリスク生産開始が予定されています。計画通りに進めば、14Aは業界初の高NA EUVリソグラフィーを採用したノードとなります。台湾TSMCの競合製品であるA14（1.4nmクラス）ノードは2028年の登場が見込まれていますが、台湾TSMCは生産に高NAを採用する予定はありません。

インテルは既に、プロセッサ設計の設計と検証を可能にするデータ、ドキュメント、設計ルールのセットであるプロセス設計キット（PDK）の初期バージョンを、14Aの主要顧客と共有しています。インテルによると、複数の顧客が既に14Aプロセスノードを使用してチップを製造する意向を示しています。

Intelの14Aには、PowerViaバックサイド電源供給技術の第2世代版が搭載されます。新しいPowerDirect実装は、より高度で複雑な方式で、特殊なコンタクトを介して各トランジスタのソースとドレインに直接電力を供給することで、抵抗を最小限に抑え、電力効率を最大化します。これは、ナノTSVでトランジスタのコンタクトレベルに接続するIntelの現在のPowerVia方式よりも、より直接的で効率的な接続です。

TSMCのN2ノードにはバックサイド電源供給機能は搭載されていませんが、A16ではスーパーパワーレール（SPR）と呼ばれる直接接触型のバックサイド電源供給ネットワークを採用します。A16は、基本的にSPRを搭載したN2Pノードの派生製品です。A16ノードは2026年後半に生産開始が予定されています。TSMCのA14ノードでは、バックサイド電源設計手法は採用されません。

インテルの18A-PTプロセスノードはダイスタッキングを可能にする

インテルの18A-PTプロセスノードはダイスタッキングを可能にする

Intelの18Aノードは主流のバリアントですが、同社には異なるサフィックスで示される複数の「ライン拡張」ノードも存在します。これらのノードは、異なるユースケースに合わせてカスタマイズされています。

Intelは新たな18Aバリアント、18A-PTノードを準備しており、パフォーマンス重視の18A-Pノードと同様のパフォーマンスと効率性の利点に加え、Foveros Direct 3Dハイブリッドボンディング技術を搭載しています。このバンプレス銅箔接合技術（つまり、2つのダイの接続にマイクロバンプやはんだを使用しない）は、シリコン貫通ビア（TSV）を使用してチップ同士を接合します。Intelの実装では、18A-PTダイ上にチップレットを接合するために、2023年までに10μmピッチという当初の目標を大幅に上回る5μm未満のピッチを採用します。ピッチは相互接続間の中心間隔を表すもので、値が小さいほど高密度、つまり優れた密度を示します。

注目すべきは、AMDがTSMCのSoIC-Xテクノロジー（同様のハイブリッド接合手法）を採用し、9ミクロンのバンプピッチを持つX3Dプロセッサ上にL3チップレットを実装していることです。TSMCのSOIC-Xテクノロジーは現在4.5～9ミクロンの範囲ですが、同社は2027年のロードマップに3ミクロンピッチの提供を予定しています。IntelのFoveros Direct 3Dが効果的に、そして予定通りに製品化されれば、TSMCのパッケージングテクノロジーに対するIntelのポジショニングは飛躍的に向上するでしょう。

IntelのClearwater Forestは、同社がFoveros Direct 3Dパッケージを採用する最初の製品となりますが、同社はこの具体的な製品についてはまだ概要を明らかにしていません。注目すべきは、TSVは通常ベースダイにのみ搭載されるのに対し、Clearwater ForestはベースダイにIntel 3-Tを採用し、その上にIntel 18Aコンピューティングダイを積層している点です。18AでTSVを有効化することで、ダイを積層することも可能になり、SRAMキャッシュも論理的な使用例となります。

Intel 18Aプロセスノードのアップデート

Intel 18Aプロセスノードのアップデート

画像

1

の

2

先月お伝えしたように、Intelの18A（1.8nm相当）プロセスノードがリスク生産に入り、同ノードの最初の少量生産が開始されました。量産（HVM）は年末に予定されています。Intelはどのプロセッサが生産を開始したかを明らかにしていませんが、このタイミングは年末に発売が予定されているPanther Lakeプロセッサの予想とほぼ一致しています。Intelの最初の18A生産はオレゴン州の工場で行われますが、同社は既にアリゾナ州の工場で「[18A]ロットを稼働」させており、アリゾナ州でもまもなく生産を開始することを示唆しています。

18Aノードは、PowerViaバックサイド電源供給ネットワーク（BSPDN）とRibbonFETゲートオールアラウンド（GAA）トランジスタの両方を搭載した業界初の製品です。PowerViaは、チップ背面の電力配線を最適化し、性能とトランジスタ密度を向上させます。RibbonFETは、ゲートで完全に囲まれた4枚の垂直ナノシートを使用することで、より小さな面積でトランジスタ密度の向上とトランジスタスイッチングの高速化を実現します。

18Aノードは、TSMCの競合2nm N2ノードとほぼ同時期にHVM（Human VM）に投入されます。ただし、TSMCのN2ノードにはバックサイド電源供給ネットワークは搭載されていませんが、3枚の垂直ナノシートを備えたGAAテクノロジーが搭載されています。最近の業界イベントでのプレゼンテーションに基づき、両プロセスノード間の基本的な比較がいくつか行われています。一般的な見解としては、IntelのノードはTSMCのノードよりも高速で低消費電力ですが、TSMCは密度（そしておそらくコスト）において優位を維持しています。ただし、これらの違いは、異なるチップ設計における具体的な実装によって異なる可能性があります。

Intelは本日、高性能18A-Pノードのウェハを自社工場に納入したことを発表しました。この18Aノードは、電力と周波数の曲線が最適化されており、ワットあたりの性能が8%向上しています。これは、チップ固有のチューニング次第で、クロック速度の向上または同等の性能での消費電力の低減のいずれかを実現できます。

18A-Pノードは18Aノードと設計ルール互換であり、顧客の設計プロセスを簡素化します。インテルは既にEDA（電子設計自動化）ソフトウェアベンダーと連携し、業界標準の設計ツールへの幅広いサポートを実現しています。また、IP（知的財産）設計者とも連携し、必要なIPブロックを提供することで実装の簡素化を図っています。

成熟ノード：16nmと12nmは進化を続ける

成熟ノード：16nmと12nmは進化を続ける

Intel Foundryは最先端技術に取り組むだけでなく、複数の成熟ノードにも取り組んでいます。Intelの16nmノードは、業界標準の設計ツールとPDKを活用した22FFLノードの派生版であり、現在ファブでテープアウトが行われています。

インテルはまた、パートナーであるUMCとの協力も継続し、2027年からアリゾナ州のインテルの3つの工場で生産される予定の12nmノードを開発中です。実際、インテルは現在、このノードの主要顧客と契約中です。12nmは主にモバイル通信インフラストラクチャとネットワークアプリケーションに使用されます。

今のところのまとめ

今のところのまとめ

インテルはコスト削減策として20Aノードの量産を中止しましたが、現在18Aノードの量産開始を目前に控えており、TSMCに対する製造力の優位性を取り戻す上で重要な節目となります。ダイスタッキング対応の18A-PTをはじめとする新たなライン拡張は、潜在的なファウンドリ顧客への訴求力をさらに高める上で大きな力となるでしょう。

同社の14Aノードの開発も順調に進んでおり、ロードマップに新ノードと機能を着実に投入していく見込みです。Intelの10A（1nmクラス）プロセスノードについては、2027年に開発開始が予定されていますが、今のところ新たな詳細は発表されていません。IntelのプレスリリースにはIntel 3ノードの進捗状況に関する言及はありませんが、今後、より詳細な情報が明らかになると予想されます。

インテルのイベントは、SynopsysやCadenceといった業界の大手企業によるエコシステムによって推進される、幅広いEDA、IP、そしてサービスのポートフォリオを展示することに重点が置かれています。また、新たに設立されたIntel Foundry Chiplet Allianceも重要な開発であり、これにより顧客は相互運用性と検証済みの設計に基づいて、チップレットを自由に組み合わせて設計することが可能になります。

インテルの高度なパッケージングサービスも、収益創出への最速の入り口となるため、特に重要です。インテルは、3DスタッキングFoveros実装をファウンドリ顧客に提供し、Amkorとの新たな提携についても言及しました。ただし、現時点では詳細は不明です。詳細が判明次第、この記事を更新いたします。