今週初め、Microsoft HoloLensの内部を初めて公開し、その仕組みを説明しました。HoloLensが実現する斬新な用途を考えると、Hot Chipsで発表されたシステムアーキテクチャ図に、Windows 10ベースのウェアラブルプラットフォームの内部にこれほど多くの市販ハードウェアが使われていることが示されていたことに、私たちは大変驚きました。また、Microsoftの拡張現実ビジョンを完成させるために必要なカスタムコンポーネント、特にホログラフィック・プロセッシング・ユニット（HPU）にも興味をそそられました。
SoCとは何ですか?
マイクロソフトはHoloLensの主要なコンピューティング機能にどのAtom SoCを使用しているかは明確にしていないものの、IntelのCherry Trail SoCを使用していると発表しています。このファミリーのプロセッサはすべて、14nmで製造された4つのアウトオブオーダーAirmontコアを搭載しています。また、Microsoftの図では、ホストSoCがPCIe経由で2つのデバイス（802.11ac WiFi/BT 4.1 LEコントローラーと独自のHPU）に接続されていることも注目に値します。Intelの2つのCherry Trailパッケージのうち、PCIeポートを2つ備えているのは1つだけで、これはより複雑な289mm²のType 4バージョンを示唆しています。
少なくとも仕様上は、この構成はIntelの第8世代グラフィックス実行ユニットを最大16基搭載可能となっていますが、12EU SKUも用意されています。HDグラフィックスには、ハードウェアアクセラレーションによるHEVCデコードとH.264エンコードのサポートも含まれており、メディア再生タスク中の消費電力を最小限に抑えることができます。また、1GBのLPDDR3メモリをパッケージオンパッケージで搭載することで、Microsoftは貴重なマザーボードスペースを節約しています。
Cherry Trailは、高性能なIAコアに加え、HoloLensに役立つ豊富なI/Oも搭載しています。統合された低消費電力エンジンは、内蔵スピーカーやヘッドセットの4つのマイクからのオーディオストリームのエンコード/デコードを可能にします。豊富なI²Cインターフェースにより、温度センサーや環境光センサーを簡単に追加できます。さらに、MIPI-CSIは2MP写真/HDビデオカメラをIntel SoCに接続します。最後に、SDIO経由でCherry Trailのストレージ制御クラスターに接続された64GBのフラッシュメモリが搭載されています。
HPUアーキテクチャ
しかしもちろん、HoloLensにはバッテリー、ディスプレイ、深度センサー、そしてIntelのSoCに送られる前に環境データとジェスチャーデータを集約する鍵となるHPUなど、いくつかのカスタムメイドのコンポーネントが必要です。当然のことながら、HoloLensのHPUに何が必要で、それを実現するために必要なものは何なのかを判断するために、多くの分析が行われました。Microsoftは、CPUとGPUをまたいだ異機種混合コンピューティングに加え、従来型のライセンスコアも検討しました。しかし最終的に、Microsoftは可能な限りプログラマブルユニットを採用し、適切な場合は固定機能の要素を採用するハイブリッドなアプローチに落ち着きました。
このコンポーネントは、TSMCの28nm高性能コンパクトモバイルコンピューティングプロセスで製造され、低消費電力とよりコンパクトなレイアウトに最適化されています。面積は144mm²で、約6,500万個のロジックゲートを備えています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
ダイ面積の大部分は、Microsoftが「コンピューティングノード」と呼ぶ12個のノードによって占められており、各ノードにはTensilicaのコンフィギュラブルDSPコアが2個ずつ搭載されています（合計24コア）。Microsoftは、CadenceのXtensaベース命令セットをベースに、約300個の独自の拡張機能を搭載し、ヘッドセットの様々なサブシステムからの入力をストリーミング、操作し、計算された出力をコンパクトな形式でホストSoCに渡しています。当初、Microsoftはどのコンピューティングノードも50%を超える使用率にならないように設計していたため、HPUには負荷の高いアルゴリズムに対応できる十分な余裕が確保されており、HoloLensの将来性を最大限に高めています。
同社はまた、可能な限り最高のエクスペリエンスを合理的に保証するために、レイテンシとデューティサイクルに関する厳格な要件も規定しました。これを実現するために、DSPコアでは十分に処理できない処理は、固定機能アクセラレータによって処理されます。AMDやNvidiaがGPUトランジスタの予算の一部をビデオのデコードやジオメトリのテッセレーションといった特定のタスクに割り当てているのと同様に、Microsoftはスタンドアロンのアクセラレータと、DSPコアと緊密に連携したハードウェアブロックを実装し、パフォーマンスが極めて重要な処理を高速化しました。この組み合わせにより、1秒あたり約1兆ピクセルの処理が可能になり、ソフトウェアのみの実装と比較して最大200倍のパフォーマンス向上が実現します。
コンピューティングノード間には8MBのSRAMが挟まれており、Cherry Trail SoCと同様に、MicrosoftのHPUには1GBのパッケージオンパッケージLPDDR3メモリが搭載されています。HPUの周囲には、HPUにデータを供給するサブシステムとの通信を可能にするシリアルインターフェイスが配置されています。例えば、MIPI AllianceのCSIは、深度カメラと4台の環境認識カメラからの入力を収集するために使用されます。MIPI-DSIは2つのディスプレイを接続します。HoloLensの慣性計測ユニット（IMU）は、SPI経由でHPUに接続されます。温度センサーは、Cherry Trailチップと同様に、I²Cインターフェイスを介して有効化されます。
HPUとIntel SoCはPCI Express経由で通信します。IntelのAtom Z8000のデータシートによると、Cherry Trailは最大5GT/sで2つのルートポートを公開します。これが事実であれば、コンポーネント間の最大転送速度は500MB/sになります。残念ながら、MicrosoftはPCIeに関する私たちの推測、そしてSoCのその他の仕様についても確認していません。そのため、Microsoftの主張に基づいて、多くの点を結びつけています。新たな詳細が明らかになった場合は、随時更新します。
クリス・アンジェリーニは、Tom's Hardware USの名誉編集者です。ハードウェアレビューの編集を担当し、注目度の高いCPUやGPUの発表を取り上げています。
