今年初め、HuaweiとSemiconductor Manufacturing International Co.（SMIC）が先進的なマイクロチップを製造するための自己整合四重極パターニング（SAQP）リソグラフィー法の特許を取得したとき、両社が5nmクラスの製造プロセスを用いてチップ製造に取り組んでいると多くの人が考えました。しかし、どうやら彼らの計画はそれだけではないようです。Huaweiは現在、3nmクラスの製造技術にも四重極パターニング技術の適用を検討しているのです。
ファーウェイと提携している国営半導体製造装置開発会社SiCarrierもマルチパターニング技術の特許を取得しており、SMICが将来のノードでこの技術を採用する計画を裏付けています。TechInsightsのダン・ハッチソン氏をはじめとする専門家は、SAQPによって中国は5nmクラスのチップ製造が可能になるかもしれないが、これらのノードを超える長期的な競争力にはEUV装置が不可欠になると指摘しています。業界の専門家は、3nmクラスのノードで4層パターニング技術が採用されるとは予想していませんでした。
7nmクラスのプロセス技術ではメタルピッチが36～38nmですが、5nmクラスのノードではメタルピッチは30～32nmに縮小されます。3nmノードでは、メタルピッチは約21～24nmになります。これにより、量産時には約12nmの臨界寸法（CDI）を達成できる可能性があります。これは、低NA EUV装置でさえダブルパターニングを使用しなければ実現できないものです。しかし、HuaweiとSMICはDUV装置を用いたSAQPでこの目標達成を計画しているようです。
SAQPは、ASMLのTwinscan NXT:2100iやTwinscan NXE:3400C/3600D/3800Eといった最先端のリソグラフィー装置を利用できないHuaweiとSMICにとって極めて重要です。これはオランダが課した輸出規制によるもので、その主な規制者は米国です。SAQPは、シリコンウェーハにラインを繰り返しエッチングすることで、トランジスタ密度を高め、消費電力を削減し、性能を向上させる技術です。このアプローチは、Intelが2019年から2021年にかけて10nmクラス（後に「Intel 7」に改名）ノードで極端紫外線（EUV）リソグラフィー装置への依存を避けようとした過去の試みと似ています。
潜在的なメリットがあるにもかかわらず、SAQPの活用には困難な課題が伴います。Intelの第1世代10nmプロセス技術は、少なくとも部分的にはこの手法が原因で失敗に終わりました。歩留まりが非常に悪く、唯一の10nm Canon Lake CPUはCPUコアが2つしかなく、統合グラフィックスが無効だったと噂されています。しかし、SMICにとって、SAQPは半導体技術の進歩に不可欠であり、コンシューマーデバイス向けの次世代HiSilicon KirinプロセッサやAIサーバー向けのAscendプロセッサなど、より高度なチップの製造を可能にします。
SAQPを用いた5nmまたは3nmチップ1個あたりのコストはほぼ確実に高くなり、商用デバイスへの導入は（仮に実現可能だとしても）困難になるものの、この手法は中国の半導体技術の進歩にとって依然として不可欠な要素です。これらの進歩は、民生用電子機器だけでなく、スーパーコンピュータなどのアプリケーション、そして潜在的には軍事力の開発にも不可欠です。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
