HPC-AIアドバイザリーカウンシルUKカンファレンスにおいて、AMDはZen 3およびZen 4アーキテクチャに関する新たな詳細に加え、次世代EPYCデータセンターチップ「EPYC Milan」および「EPYC Genoa」シリーズのタイムラインと主要スペックを示すロードマップを公開しました。このプレゼンテーションはYouTubeにアップロードされましたが、その後すぐに削除されました。おそらく、AMDがこれらの主要詳細をまだ公表する準備が整っていなかったためでしょう。しかし、削除される前にビデオのコピーを入手し、AMDの今後の計画に関する新たな情報を入手しました。
しかし、それはいつになるのでしょうか？AMDは、Zen 3コアを搭載したMilanチップの登場を概説したロードマップを発表し、2020年第3四半期に生産開始を予定しています。これは、同社がアーキテクチャの年次アップデートを提供する計画を実行していることを意味します。また、同社はチップのテープアウトを既に完了し、顧客へのサンプル出荷を開始していることも明らかにしました。
新しいMilanチップは、現行ノードの高性能化を図った7nm+ノードを採用します。また、現行世代のRomeモデルと同じ最大64コアを搭載し、同じSP3ソケットを採用しているため、既存プラットフォームとの下位互換性も確保されています。DDR4とPCIe 4.0の8チャネルサポートも備え、基本TDPは120～225Wですが、7H12のような高TDPモデルも開発中であることが予想されます。また、このチップはコアあたり2スレッドを搭載しており、競合チップのようにコアあたり4スレッド（SMT4）に移行するという、やや疑わしい噂を覆すものとなっています。
次世代Milanチップは、現行世代のRomeモデルと同じ9つのダイ構成（8つのコンピューティングダイと1つのI/Oダイ、そして各コンピューティングチップレットに8つのコアが割り当てられている）を採用しています。少なくとも主要な部分では仕様が大きく変更されていないことから、Milanは単に「Tock」相当か、あるいは7nmノードの第2世代（7nm+）への移行に過ぎないと考えられます。
しかし、AMDはチップ内部のキャッシュアライメントに大幅な変更を加えたことも明らかにしました。これは、AMDがアーキテクチャを進化させる上で注力するIPC（Instruction PerCycle）スループットの向上とレイテンシの低減に向けて、内部で重要な作業が行われていることを示しています。AMDは現在、チップレットを2つの4コア・コンピュート・コンプレックス（CCX）に分割しており、それぞれに16MBのL3キャッシュが搭載されています。Milanでは、これが8つのコアに統合された32MBのL3キャッシュスライスが接続され、コンピュートダイ内のレイテンシ層が排除されることになります。
設計の成功の多くは、実行コアにデータを供給する能力（いわば「獣に餌を与える」能力）にかかっており、これらの領域における大幅な改善はIPCの向上をもたらし、単なるリフレッシュ世代から期待される以上のパフォーマンス向上をもたらします。これに、より高速で成熟した7nmプロセスによる周波数向上を組み合わせれば、AMDはコア数が一定であっても、世代間で並外れたパフォーマンス向上を実現できる可能性があります。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
これは、AMD がマイクロアーキテクチャの各反復で画期的な新しいレベルのパフォーマンスを提供し続け、Intel の優位性の 10 年間で慣れ親しんできた段階的なパフォーマンス アップデートの型を打ち破るという同社の主張を裏付けています。
AMDは、すでに「定義段階」にある次世代Genoaアーキテクチャの開発を進めています。このチップは新しいSP5ソケットに搭載され、2021年頃にリリースされる予定です。AMDによると、Genoaは「新しいメモリ」を搭載する予定で、おそらくDDR5が採用されると思われます。AMDはPCIe 5.0への移行も検討しているはずです。
しかし、Intelも黙って見ているわけではなく、2021年第1四半期にSapphire Rapidsチップに8チャネルDDR5設計とPCIe 5.0のサポートを予定しているとの噂もある。競争が激化する市場において、両社は今後何年にもわたって激しい攻防を繰り広げていくことは明らかだ。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
