グラフィックス・プロセッシング・ユニット（GPU）は、設計段階、あるいはテープアウト後であっても、パフォーマンスをスケールアップまたはスケールダウンできるように設計されています。RDNA 4（Navi 4とも呼ばれる）を搭載したAMDの9000シリーズも例外ではありません。AMDはHot Chips 2025のプレゼンテーションでこの点を確認し、GPUの設計を簡素化してより多くのSKUを生産する方法を実演しました。
2つのGPU設計を使用した製品ファミリーの構築
この戦略を使用して、AMDは、シェーダーエンジン（SE）、Infinityキャッシュ、GDDR6コントローラー、およびPHYの数を減らし、コマンドプロセッサー、ディスプレイエンジン、メディアエンジン、セキュリティプロセッサー、およびその他の特定のものはそのままにして、より大きなNavi 48（Radeon RX 9070シリーズ）設計からより小さなNavi 44（Radeon RX 9060シリーズ）を生み出しました。Navi 48のフォトマスクを再利用することで、AMDは製造コストを節約しました。これに加えて、AMDは、特定の要素を無効にすることで、フル機能のRadeon RX 9070 XTからRadeon RX 9070とRX 9070 GREを構築し、歩留まりを大幅に向上させ、価格目標を達成できるようにしました。このようなアプローチにより、テープアウト、検証、および製造を必要とする独自のシリコン設計が減ったため、関連するGPUの市場投入までの時間も短縮されました。
非対称収穫
この戦略の最も重要な要素は、シェーダーエンジン（SE）をどのように獲得するかです。SEはGPUの基本的な構成要素であり、複数のワークグループプロセッサ（WGP）、コンピュートユニット（CU）、そしてジオメトリ、ラスタライゼーション、レンダリングのための固定機能ステージを収容しています。RDNA 4ベースの製品では、AMDは欠陥がある場合や低いパフォーマンス目標が必要な場合に、シェーダーエンジン全体を無効化することを許可しています。さらに、AMDは特定のWGPを無効化することも可能であり、これにより柔軟性が大幅に向上します。
メモリハーベスティングは、柔軟性をさらに高めます。RDNA 4メモリサブシステムには、Infinity Fabricとキャッシュ構造を介して接続された複数のGDDR6コントローラが搭載されています。各メモリコントローラは個別にフューズオフできるため、AMDは実効バス幅を64ビット単位で削減できます。
例えば、Radeon RX 9070 XTのようなフラッグシップモデルには、4つのシェーダエンジンがすべて搭載されており、各エンジンは64個の演算ユニット（ALUを含む4096個のストリームプロセッサ）と4つの64ビットメモリインターフェースを備えています。一方、ローエンドのRadeon 9700 GREにはシェーダエンジンが3つしか搭載されておらず、CUは48個、SPは3072個、メモリアレイは3つで、192ビットのメモリインターフェースとなっています。
シェーダーエンジン全体に加え、シェーダーエンジン内のワークグループプロセッサを選択的に無効化することで、より細かいハーベスティングステップが可能になります。このきめ細かな制御により、AMDは56CUのRadeon RX 9070のような、通常とは異なる数のコンピューティングユニットを搭載した製品を開発することが可能になりました。この手法により、Radeon RX 9070はSE全体ではなく、特定の数のCUを使用します。また、すべてのメモリインターフェイスが有効になっているため、RX 9070は本格的な256ビットメモリバスを備えています。
非対称ハーベストの概念は、コンピューティングとピクセル リソースの異なる比率を可能にすることでさらに拡張され、コア アーキテクチャやダイを再設計することなく、製品をゲームのワークロード、マルチメディア タスク、またはコンピューティング中心の使用に合わせてカスタマイズできるようになります。
例えば、Radeon RX 9070 XTは16ギガバイトのメモリを搭載しながらも256ビットのインターフェースを維持していますが、RX 9070 GREは12ギガバイトのメモリを搭載しながら192ビットに縮小されています。RX 9060などのミッドレンジモデルはさらに128ビットバスに縮小され、SKUに応じて16ギガバイトまたは8ギガバイトのメモリをサポートします。この細分化により、AMDは同じベースラインシリコンを使用しながら、市場におけるメモリの価格、供給状況、そしてポジショニングに対応することが可能になっています。
SoCレベルでは、RDNA 4はグローバルL2キャッシュブロック、圧縮・解凍ハードウェア、そしてInfinity Fabricリンク（負荷に応じて1.5GHz～2.50GHzで動作）をモジュール方式で統合しています。これらのコンポーネントは、アクティブなSEやメモリチャネルの数に関係なく、可変のデータフローを処理できるため、ハーベスティング構成でもアーキテクチャは効率性を維持します。
集中型圧縮はワークロード全体の帯域幅と電力を節約します。AMDはファブリックトラフィックを最大25%削減し、特定のラスタライゼーションシナリオでは15%の向上を実現したと報告しています。この設計により、ダイが部分的に無効化されているか完全に有効化されているかにかかわらず、サポートインフラストラクチャ全体のバランスが維持されます。
セキュリティと信頼性の機能もアーキテクチャに組み込まれており、前述の柔軟な構成を可能にしています。堅牢なエラー処理を提供することで、AMDは妥協することなく、部分的に欠陥のあるチップをローエンドSKUとして自信を持って販売することができます。
商業的影響
AMD の非対称ハーベスティング アプローチの商業的影響は重大です。これまでに同社は、Navi 48 と Navi 44 という 2 つのプロセッサのみを使用して、デスクトップ PC および推論サーバー向けに 7 つの製品ラインナップを構築しました。理論的には、AMD がその市場で競争することに興味がある場合、ノートブック向けに 4 つまたはそれ以上の RDNA 4 GPU をラインナップに追加できます。
残念ながら、AMDはRDNA 4アーキテクチャでハイエンドデスクトップGPU市場を開拓することを断念しました。もしAMDがRDNA 4ベースのハイエンドGPUを開発していたら（コマンドフロントエンドとL2キャッシュを強化し、SEを4つ追加し、メモリインターフェイスを2つ追加することで）、少なくとも3つの製品をラインナップに加え、収益性の高い市場に対応できたはずです。しかし、この市場はAMDにとってNVIDIAに独占されているように見えます。
それでもなお、非対称ハーベスティングはAMDの製造面とマーケティング面の両方でメリットをもたらしています。シェーダーエンジンやワークグループプロセッサから演算比率、メモリチャネルに至るまで、複数のレベルでハーベスティングを組み込むことで、AMDは各ウェハからの生産量を最大化し、市場ニーズに合わせて製品を構築し、製品ライン全体で一貫した機能セットを維持しています。これにより、販売可能なダイ数が増えるためコスト管理が容易になり、AMDのGPUは同社にとって若干の収益性向上をもたらします。
AMDが非対称ハーベスティング機能の実装に成功したことで、同社は次世代アーキテクチャ「UDNA」の開発に貴重な経験を得ることになります。これがRDNA 5およびUDNA 6 GPUにどのような影響を与えるかはまだ不明ですが、今後の動向にご注目ください。
Google ニュースで Tom's Hardware をフォローすると、最新のニュース、分析、レビューをフィードで受け取ることができます。「フォロー」ボタンを忘れずにクリックしてください。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
