バグによりインテルがXeon Sapphire Rapidsの一部出荷を停止

画像

1

の

2

度々発売が延期されているIntelのSapphire Rapidsプロセッサは、2種類の基本設計を採用しています。1つは4つのコンピュートタイル（ダイ）で1つのチップを構成するXCCパッケージ、もう1つは1つのモノリシックダイを使用するMCCパッケージです。上のスライドに示されているように、MCC設計はIntelの主力製品である最大32コアのチップに使用され、もう1つはXCCバリアントで、36～60コアのHaloチップに使用されています。

「インテルは、Sapphire Rapidsの最量販バージョンであるSapphire Rapids MCCに関連する新たな設計上の問題に直面しています。2ソケットおよび4ソケットのSKUは、タイミングの問題により6月中旬から出荷を停止しています」とパテル氏は述べた。

Intelは、この問題がデュアルソケットおよびクアッドソケットSKUに限定されているとは認めておらず、SKUの「サブセット」に限定されていると分類しています。また、出荷停止がいつ始まったのかも明らかにしていません。また、Intelは、このバグはタイミングに関連するというPatel氏の主張を裏付けておらず、問題の本質についても明確な説明を提供していません。

タイミングの問題は、UPI相互接続から命令タイミングの問題まで、様々な可能性が考えられるため、現時点ではバグの本質は不明瞭です。Intelはファームウェアの修正でこの問題を修正できると分かっていますが、現在検証中のようです。そのため、この問題の修正には再設計や新しいリビジョン/ステッピングは必要ありません。さらに、新しいファームウェアで十分な修正ができるため、Intelは既に市場に出回っているプロセッサを交換する必要はないかもしれません。ただし、顧客にとっては検証作業が煩わしいものになる可能性があります。

インテルは、度々遅延を招いたSapphire Rapidsのプロセスノード技術における失敗だけでなく、設計・検証手法における問題によってさらなる遅延と多数のステッピング（通常は軽微な再設計で、問題を修正するためにシリコンの新バージョンが必要となる）を招いたことでも、多くの批判を浴びてきた。インテルのSapphire Rapidsは、設計・検証の失敗により、一部の構成で12ステッピング（通常、最大3ステッピング程度）が発生したという噂が飛び交っている。当然のことながら、これは深刻な生産遅延と発売日の遅延につながった。

同社はその後、設計、シミュレーション、検証フローに新たなアプローチを採用し、これらの問題を修正する計画を発表した。インテルによると、これらの調整は次世代のEmerald Rapids Xeonプロセッサで完全に適用されるという。

Intelによると、この新たなSapphire Rapidsのバグは「市販ソフトウェアの実行中」には発生しなかったとのこと（おそらくハイパースケーラーのカスタムアプリケーションだったと思われる）、そして検証中に発見されなかったことは明らかだ。このような状況は全く前代未聞ではない。ほぼすべての複雑なチップには、既知および未知のエラッタやバグが存在し、ファームウェア、ドライバー、ソフトウェアの回避策によってそれらの問題を軽減または排除し、そのまま出荷されている。これが現代の半導体設計と製造の本質なのだ。

例えば、IntelのSkylake世代のプロセッサは53件の既知のエラッタを伴って出荷されましたが、6か月後にIntelはさらに40件のエラッタを発表しました。また、AMDのEPYC Romeチップが1,044日間の稼働後にクラッシュするという最近の発見もその一例です。一部のバグは、修正するほど重大ではないと判断されたためにそのまま放置されたり、ファームウェアとソフトウェアの組み合わせで修正されたりします。最も重大なバグは、修正に新たなステップが必要になることもあり、これは最悪のシナリオです。幸いなことに、Intelの場合はそうではないようです。

しかし、バグ自体は珍しくないものの、このような種類のバグが出荷停止につながることは稀であり、これは単なるエラッタではないことを示唆しています。IntelはSapphire Rapids MCCチップの出荷再開時期を明らかにしていませんが、詳細が分かり次第、記事を更新していきます。

ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。