TSMCは今後数年間の計画に大きな変更はなく、同社は2025年後半からN2（2nmクラス）製造技術で、2026年後半にはA16（1.6nmクラス）製造プロセスでチップを量産する準備ができていると、オランダのアムステルダムで開催中のオープンイノベーションプラットフォーム（OIP）2024カンファレンスで発表した。
「ここに掲載されているロードマップは、6ヶ月前の[技術]シンポジウムでご覧いただいたものとほぼ同じです」と、TSMCの設計インフラ管理責任者であるダン・コッホパチャリン氏は述べています。「[…] N2とN2Pがあり、これらは来年と再来年に生産開始されます。そして[それらに]続いてA16がリリースされます。」
「その後」という言葉と、N2PとN2Xの後にA16を示すスライドは、私にとってやや混乱を招きました。TSMCが共有したスライドは、5月に発表されたものと非常によく似ています。一方で、当時はA16、N2P、N2Xがほぼ同時期にリリースされるというメッセージだったので、TSMCの広報担当者に説明を求めました。
実際、これらすべてのプロセス技術は、2026年後半に大量生産（HVM）の準備が整う予定です。もちろん、これはTSMCの公式コメントの限りであり、同社は2027年に市場に登場する予定のアルファ顧客向け製品を事前に発表する予定はありません。それでは、これらの製造プロセスの位置付けについて推測してみましょう。
技術的には、N2、N2P、N2X、A16には多くの共通点があります。いずれもナノシート・ゲート・オールアラウンド（GAA）トランジスタをベースにしています。N2シリーズは、超高性能金属-絶縁体-金属（SHPMIM）コンデンサを採用することでトランジスタのビア抵抗を低減し、パフォーマンス効率を向上させています。一方、A16はバックサイド電源供給ネットワーク（BSPDN）を採用することで、さらに効率を向上させています。
「A16は基本的に、当社の革新的なバックサイド電力（供給ネットワーク）であるスーパーパワー（レール）を使用したN2Pです」とダン・コッホパチャリン氏は語った。
一般的に、BSPDNはより高い性能と優れた電力効率を実現しますが、TSMCの設計ソリューション探索担当ディレクターであるケン・ワン氏が指摘するように、「タダ飯はない」のです。また、バックサイドからの電力供給には、軽減すべき熱問題も伴います。現時点では、現在の実装におけるBSPDNは、TSMCがA16で狙っている市場セグメントであるデータセンターグレードのAI向けプロセッサに最適です。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
N2Pは、バックサイド電源供給に伴う複雑さを増すことなく、一般的なN2よりもパフォーマンスを向上させます。これは、スマートフォンやエントリーレベルのPC向けシステムオンチップ（SoC）などのクライアントデバイスに最適です。もちろん、N2Xはより高い電圧を追加することでパフォーマンスをさらに向上させ、高性能CPUなど、さまざまなアプリケーションにメリットをもたらす可能性があります。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
