あるブロガーがTSMCのウェーハコストと価格の推定値を公開しました。当然のことながら、ウェーハ処理は製造技術が進化するごとにコストが上昇しており、これはノードの資本集約度が高まる傾向にあるためです。TSMCの最新のN5（5nm）製造プロセスは、新しいためウェーハ1枚あたりのコストが特に高くなっていますが、トランジスタ密度が高いため、トランジスタ数の多いチップに特に適しています。
著名な半導体ブロガーであるRetiredEngineer氏が、2020年のノード別の仮想チップ1個あたりのTSMCの販売価格を計算した表を公開した。表の出典は明らかにされていないが、おそらくファウンドリ事業と半導体メーカーを取り上げた最近のレポートから引用したものと思われる。
このモデルは、NvidiaのP100 GPU（610 mm²、トランジスタ数907億個、148.2 MTr/mm²）と同等のサイズの仮想5nmチップに基づいています。パターン付き300 mmウェーハ1枚あたりのファウンドリ販売価格に関しては、設備投資、エネルギー消費、減価償却、組立、テスト、パッケージング費用、ファウンドリの営業利益率など、様々な要因を考慮しています。一方、チップ1枚あたりのファウンドリ販売価格には設計コストも含まれますが、この数値は企業やノードによって大きく異なります（例えば、610 mm²の5nmチップの設計コストは企業によって異なり、610 mm²チップの実装は設計ルールやIPの違いによりノードごとに異なります）。そのため、この数値は鵜呑みにしないことが重要です。
推計によると、TSMCはN5技術を用いて製造された300mmウエハを1枚あたり約16,988ドルで販売している。対照的に、世界最大の半導体受託製造会社である同社は、N7ノードでパターン形成された300mmウエハを1枚あたり約9,346ドル、16nmまたは12nm技術を用いて製造された300mmウエハを1枚あたり3,984ドルで販売している。
TSMCのN5ノードが現在非常に高価である理由はいくつかあります。第一に、TSMCは数か月前に5nmチップの生産を開始しており、製造工場と使用する設備はまだ減価償却されていません。第二に、N5は極端紫外線リソグラフィーの使用に大きく依存しており、最大14層まで使用できます。ASMLによると、EUV層1層あたり、月間約45,000枚のウェーハスタートごとに、Twinscan NXEステップアンドスキャンシステム1台が必要です。EUVツール1台あたりのコストは約1億2,000万ドルと推定されており、これらのスキャナーの運用コストもかなり高額です。TSMCの生産量を考えると、N5テクノロジーにはこのようなスキャナーが大量に必要です。そのため、TSMCがN5に使用する製造工場と設備の減価償却が完了するまでには、しばらく時間がかかるでしょう。
しかし、現在のコストでさえ、高度に複雑なチップメーカーにとって、高いトランジスタ密度と性能を誇るTSMCの最先端プロセスを採用することは非常に理にかなっています。提供されたデータに基づくと、N5で610mm²のチップを製造するには238ドル、N7で同じチップを製造するには233ドルかかります。16/12nmノードでは、同じプロセッサは大幅に大きくなり、製造コストは331ドルになります。N5では、チップは比較的小型（正確には610mm²）になるだけでなく、N7と比較して、同じ電力で15%高速に動作し、同じ周波数で30%消費電力を削減できます。
TSMCによると、N5は同時期のN7よりも欠陥密度が低いため、チップ設計者は最終的にN5ベースのチップがN7ベースのICよりも歩留まりが向上すると期待できます。N5がDUVマルチパターニングをEUVシングルパターニングに置き換えるという事実を考えると、後者は期待できるものです。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
このようなノード間の比較で留意すべき点は、TSMC および半導体業界全体のデータに基づいているものの、実際の数値は台湾の巨大企業によって確認されたことがないため、100% 正確ではない可能性があるということです。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
