ソウル経済日報が関係者の話として報じたところによると、サムスンは2024年第4四半期から2025年第1四半期にかけて、同社初の開口数0.55（高NA）EUVリソグラフィ装置の導入を開始する予定だ。同社は高NA EUV装置による解像度を必要とする次世代プロセス技術の開発に取り組んでおり、この装置は主に研究開発用途に使用される。サムスンは、レーザーテック、JSR、東京エレクトロン、シノプシスと共同で高NAエコシステムの構築にも取り組んでいる。
サムスン初のASML製Twinscan EXE:5000高NAリソグラフィーシステムは、同社の華城キャンパスに設置される予定で、ロジックおよびDRAM向けの次世代製造技術の開発が行われる。このユニットは2025年半ばの稼働開始が見込まれている。これにより、サムスンが初の高NA EUVツールを稼働させるのはインテルより約1年遅れとなるが、それでもライバルのTSMCやSK hynixよりは先行することになる。サムスンが高NA EUVを量産に採用する時期はまだ不明だが、2020年代後半までには至らないと予想されている。
サムスンは、高NA EUV技術を中心とした強固なエコシステムの構築を計画しています。高NA EUVリソグラフィ装置の取得に加え、サムスンは日本のレーザーテックと提携し、高NAフォトマスク専用の検査装置を開発しています。DigiTimesによると、サムスンはレーザーテックの高NA EUVマスク検査装置「Actis A300」を購入したと報じられています。
「[高NA EUV専用ツール]を使用して半導体マスクを検査すると、従来の[EUV専用ツール]と比較してコントラスト比が30％以上向上します」と、サムスン電子半導体研究所のミン・チョルキ博士は2024年リソグラフィー+パターニングシンポジウムで述べた。
DigiTimesによると、サムスンはフォトレジストメーカーのJSR、エッチング装置メーカーの東京エレクトロンとも提携し、2027年までに高NA EUVツールの商用化に向けて準備を進めている。また、サムスンはシノプシスと協力し、従来の回路設計からフォトマスク上の曲線パターンへの移行を進めている。この変更により、ウェーハ上に転写される回路の精度向上が期待されており、これはプロセス技術のさらなる改良に不可欠となる。
ASMLの高NA EUV Twinscan EXE装置は、8nmの解像度を実現する予定で、1回の露光で最大13nmしか解像度が達成できない現在の低NA EUVシステムを大幅に向上させます。この進歩により、トランジスタは約1.7倍小型化し、トランジスタ密度はほぼ3倍になります。低NAシステムでもこのレベルの解像度と密度は達成できますが、コストが高く複雑なダブルパターニングプロセスが必要です。高NA EUV技術への移行により、ダブルパターニングが不要になり、製造工程が簡素化され、歩留まりの向上とコスト削減が期待されます。
8nmという臨界寸法を達成することは、3nm以下のプロセス技術でチップを製造する上で極めて重要です。しかし、2nmクラスのノードでは、事実上すべてのチップメーカーがダブルパターニングを採用するでしょう。Intelも20Aノードにパターンシェーピングツールを採用しています。このアメリカの半導体大手は、14Aノードでのみ高NA EUVを使用する予定です。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
一方、高NAへの飛躍には、独自の課題が伴います。高NA EUV装置は高価（3億8,000万ドル～4億ドル）で、結像視野が半分になるため、チップ設計に大きな変更が必要になります。さらに、高NA EUVシステムは低NAシステムに比べてサイズが大きいため、チップメーカーはこれらの新しい装置に対応するためにファブレイアウトを見直す必要があります。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
