インテル、10nm Agilex FPGAの出荷を開始

インテルは木曜日、マイクロソフトを含む早期アクセス顧客向けに、10nm Agilex FPGAの初出荷を開始したと発表した。インテルは、このFPGAをネットワーク、5G、高速データ分析向けのソリューション開発に活用するとしている。

今回の発表により、Intelは約2か月前に次世代Versal ACAPの出荷を開始した競合他社のXilinxに追随することになります。当時、両製品の比較も行いました。当初約束されていた2018年後半より遅れたものの、16/14nm世代で生じた約1年のギャップを実質的に埋めることができたという事実は、Intelにとって大きなメリットとなるでしょう。

インテルが2016年にアルテラを買収した際、同社が主張した主張は、新しいプロセスノードに早く移行したFPGA企業がその世代で最も多くの市場シェアを獲得する傾向があり、そのためインテルのメリットの一つはプロセス技術の優位性を活かしてザイリンクスに対抗できる点にあるというものでした。現在、両社は互角の戦いを繰り広げており、市場シェアの行方は他のメリットによって左右される可能性が高いでしょう。

インテルによると、早期アクセスプログラムにはコロラド・エンジニアリング社、マンタロ・ネットワークス、マイクロソフト、シリコムなどが参加している。マイクロソフトは、今後複数のプロジェクトでAgilexを活用する予定だと述べた。インテルで最近設立されたネットワーキング＆カスタムロジックグループ（旧プログラマブルソリューショングループ）のシニアバイスプレジデント、ダン・マクナマラ氏は、Agilexについて次のように説明した。

インテル Agilex FPGA 製品ファミリーは、アーキテクチャー、パッケージング、プロセス技術、開発ツール、そして eASIC テクノロジーによる消費電力削減への迅速な道筋など、インテルの幅広いイノベーションとテクノロジーリーダーシップを活用しています。これらの比類のない資産は、ヘテロジニアスコンピューティング、システム統合、そしてプロセッサー接続の新たなレベルを実現するとともに、今後登場する Compute Express Link によってインテル Xeon プロセッサーとのキャッシュコヒーレントかつ低レイテンシーな接続を提供する初の 10nm FPGA となります。

前述のとおり、Intel は 4 月に Agilex を導入しましたが、その変更点は次のようにまとめられます。

• 10nmプロセスとEMIB 3D SiPパッケージングにより、カスタムロジックの連続性をサポート：アナログ、メモリ、カスタムコンピューティング、カスタムI/O、Intel eASIC（構造化ASIC）デバイスタイルを統合
• 将来の Xeon スケーラブル プロセッサへの低レイテンシでメモリ コヒーレントな相互接続を実現する Compute Express Link (CXL) をサポートする初の FPGA
• ^第2世代 HyperFlex アーキテクチャにより、パフォーマンスが 40% 向上、または消費電力が 40% 削減
• DSP 浮動小数点パフォーマンスが約 2 倍、または新たにサポートされた FP16 および BFLOAT16 データ形式を使用すると 4 倍 (最大 40TFLOPS)
• DDR5、PCIe 5.0、HBM3、112Gトランシーバー速度をサポート