インテルはAIの効率化に向けた光学チップの開発に取り組んでいる

インテルは、光ニューラルネットワークの実現に向けた進捗状況を報告しました。電子の代わりに光を使用することで、これらのチップは最大100倍の電力効率を実現し、レイテンシを桁違いに低減できる可能性があります。インテルは最近の論文で述べているように、2つのONNアーキテクチャをシミュレーションし、スケーラビリティと製造可能性を検討しました。

インテルの研究と貢献は、製造誤差が発生した場合に何が起こるかを調査することに重点を置いていました。ONNは製造誤差の影響を受けやすく（計算フォトニクスは本質的にアナログであるため）、チップ内およびチップ間でばらつきが生じます。この点は既に研究されていますが、以前の研究では、こうした不正確さに対処するために、製造後の最適化に重点が置かれていました。しかし、この方法はネットワークの規模が大きくなるにつれてスケーラビリティが低く、光ネットワークの構成に必要な計算能力がますます増大します。

インテルは、製造後の最適化ではなく、製造前のトレーニングを検討しました。理想的なONNを1つだけトレーニングし、その後、トレーニングパラメータを、不正確なコンポーネントを持つ複数の製造されたネットワークインスタンスに分配しました。インテルは、MZIの配置方法に基づいて、2つの異なるONNアーキテクチャを検討しました。彼らは、GridNetと呼ばれるより調整可能な設計と、FFTNetと呼ばれるよりフォールトトレランスの高いアーキテクチャを作成し、不完全性の影響をシミュレートしました。（ONNによって実行されたのは行列演算のみです。）

欠陥がない場合、MNIST手書き数字認識ベンチマークにおいて、より調整可能なGridNet（98%）はFFTNet（95%）よりも高い精度を達成しました。しかし、光子コンポーネントにノイズが導入されると、FFTNetは大幅に堅牢性が高くなることが分かりました。FFTNetの精度はほぼ一定であったのに対し、GridNETの精度は50%を下回ることが研究者によって確認されました。

インテルの研究はシミュレーションに基づいていたが、MIT発のスタートアップ企業は最近、レイテンシを1万分の1に削減し、エネルギー効率を「桁違いに」向上させた光集積回路のプロトタイプを披露した。これは、このような設計が現在の電子デジタルニューラルネットワークの有効な代替手段となる可能性を秘めていることを示している。インテルAI製品グループのゼネラルマネージャー、ナビーン・ラオ氏は、インテルの研究についてツイートし、「解決すべき難題はまだいくつかあるが、（光ニューラルネットワークプロセッサは）コンピューティングの基盤そのものを根本から変える可能性がある」と述べた。

これは、IntelがAI分野で研究している唯一の選択肢ではありません。同社はニューロモルフィックチップと確率的コンピューティングも研究しています。論文はこちらからご覧いただけます。