SiFive、7.2Gbps HBM3を搭載した初の5nm TSMC RISC-Vチップをテープアウト

SiFiveは火曜日、同社のOpenFive部門がTSMCのN5プロセス技術を用いて同社初のシステムオンチップ（SoC）のテープアウトに成功したと発表しました。このSoCはAIやHPCアプリケーションに使用可能で、SiFiveの顧客はそれぞれのニーズに合わせてさらにカスタマイズすることができます。また、このSoCの要素はライセンス供与を受け、他のN5設計にも大きな手間をかけずに使用することができます。

このSoCには、AI、マイクロコントローラ、エッジコンピューティング、その他完全な精度を必要としない比較的シンプルなアプリケーション向けのSiFive E76 32ビットCPUコアが搭載されています。2.5Dパッケージ向けのOpenFiveのD2D（ダイツーダイ）インターフェースと、最大7.2Gbpsのデータ転送速度をサポートするコントローラとPHYを含むOpenFiveの高帯域幅メモリ（HBM3）IPサブシステムを採用しています。

この発表はSiFiveとOpenFiveにとって画期的な出来事です。このSoCは5nmノードで製造される初のRISC-Vベースデバイスとなるからです。同時に、この発表には2つの興味深い事実も含まれています。1つ目は、もちろんOpenFiveによるHBM3ソリューションの実装と、そのデータ転送速度の期待値（現在利用可能な最速HBM2Eの2倍）です。2つ目は、OpenFiveのチップレット向けD2Dインターフェースです。これは、クロック転送アーキテクチャを採用した16Gbps NRZ信号を使用し、チャネルあたり40個のIOで構成され、最大約1.75Tbps/mmのスループットを提供します。 

現在の設計がそのまま使用されることはほとんどありませんが、AI または HPC アプリケーション用の高性能 5nm RISC-V SoC の構築に関心のある関係者は、これを基本設計として採用し、独自の IP またはサードパーティの IP (カスタム アクセラレータ、高性能 FP64 対応コアなど) を装備することができます。

あるいは、TSMC の N5 ノードを使用して実装された SoC の 3 つの主要コンポーネント (E76 コア、D2D インターフェイスとその物理実装 (組み込み PLL、プログラム可能な出力ドライバー、リンク トレーニング ステート マシンを含む)、および HBM3 メモリ ソリューション (コントローラー、I/O、PHY)) はすべて個別にライセンスを取得できます。

テープアウトとは、チップのドキュメントがTSMCに製造のために提出されたことを意味し、基本的にはSoCのシミュレーションが成功したことを意味します。シリコンは2021年第2四半期に入手できる予定です。