インテルは、Electronic Components Technology Conference (ECTC) において、複数のチップパッケージング技術の技術的メリットを概説し、チップパッケージングにおける複数の画期的な成果を発表しました。インテルフェローであり、基板パッケージ開発担当バイスプレジデントのラフル・マネパリ博士に、3つの新しいパッケージング技術について詳細を伺いました。EMIB-Tは、チップパッケージのサイズと電力供給能力の両方を向上させ、HBM4/4eなどの新技術をサポートする技術です。また、新しい分散型ヒートスプレッダー設計、そして信頼性と歩留まりを向上させ、より微細なチップ間接続を可能にする新しい熱接合技術です。インテルは、このイベントで発表された他の17件の論文にも参加しました。
インテル・ファウンドリーは、最先端のプロセスノード技術を活用し、インテル社内および社外企業向けのチップ製造を目指しています。しかしながら、現代のプロセッサは、複数の種類のコンピューティングおよびメモリコンポーネントを単一のチップパッケージに統合する複雑なヘテロジニアス設計を採用するケースが増えており、これによりパフォーマンス、コスト、電力効率が大幅に向上しています。これらのチップ設計は、ヘテロジニアス設計の基盤となる、ますます複雑化する高度なパッケージング技術に依存しているため、インテルがTSMCなどの競合他社に追いつくためには、継続的な進化が不可欠です。
画像
1
の
4
先月の Intel Direct Connect イベントで最初に公開された Intel の新しい EMIB-T は、すでに広く使用されている EMIB テクノロジ (チップレット/ダイ間の通信と電力供給を行うパッケージ サブストレートに埋め込まれたシリコン ブリッジ) にシリコン貫通ビア (TSV) を組み込んでいます。
EMIBのこの次世代の進化は、パッケージの重要な電力供給効率指標を強化し、ダイ間通信を高速化します。EMIB-Tは、コンピューティングコンポーネントとメモリコンポーネントへの電力供給をより効率的に行うことができます。標準的なEMIB接続では、片持ち梁型の電力供給パスに起因する高電圧ドループに悩まされていましたが、EMIB-TはTSVを利用してチップパッケージの底面からTSVブリッジダイを介して電力供給を行います。これにより、HBM4/4e統合に不可欠な、直接的で低抵抗の電力供給パスを実現します。
当然のことながら、TSVの使用はダイ間通信帯域幅の向上にもつながり、高速HBM4/4eメモリパッケージの統合とUCIe-Aインターコネクトの使用により、データ転送速度を32Gb/s以上に向上させることができます。電源と信号を同じインターフェースで配線すると信号パスに「ノイズ」が発生しますが、Intelは高出力MIMコンデンサをブリッジに統合することで、安定した通信信号伝送を実現しています。
EMIB-Tは、120×180mmというはるかに大きなチップパッケージサイズも実現し、単一の大型チップパッケージで38個以上のブリッジと12個以上の長方形サイズのダイをサポートします。さらに、第1世代のEMIBでは、相互接続密度の重要な指標である55ミクロンのバンプピッチを実現しましたが、第2世代のEMIBでは45ミクロンピッチまで縮小されました。Intelの論文では、45ミクロンピッチのEMIB-T設計が示されていますが、新技術は45ミクロンピッチを「はるかに下回る」ピッチもサポートしており、まもなく35ミクロンピッチまで対応し、25ミクロンピッチも開発中であるとしています。Intelは、ピコジュール/ビット（pJ/bit）の電力効率指標については明らかにしていません。EMIB-Tは有機基板とガラス基板のどちらにも対応しており、ガラス基板はIntelの将来のチップパッケージングにおける重要な戦略的方向性となっています。
AI革命はチップパッケージのサイズを新たな境地へと押し上げており、それに伴い消費電力が増加し、冷却の課題が深刻化しています。Intelはまた、ヒートスプレッダーを平板と補強板に分割する新しい分散型ヒートスプレッダー技術も発表しました。この技術により、ヒートスプレッダーと、ヒートスプレッダーとダイの間に介在する熱伝導材料（TIM）との結合が向上します。この技術は、はんだTIM結合時のボイドを25%削減するなど、様々なメリットをもたらします。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Intelの図解は、マイクロチャネルを内蔵したヒートスプレッダを示しています。このマイクロチャネルは、IHS（Infrared Heat Spreader）を通して液体を直接送り、プロセッサを冷却します。これは、Direct Connectイベントで展示されたものとよく似ています。論文ではヒートスプレッダを複数の部分に分割することの影響に焦点を当てていましたが、TDP最大1000Wのプロセッサパッケージを冷却できるこの技術を採用したことで、Intelがチップ冷却の問題に複数の角度からアプローチしていることが浮き彫りになりました。
Intel は、サーバー製品とコンシューマー製品の両方で熱圧縮接合技術を利用してきましたが、現在では、接合プロセス中のダイと基板の反りを克服するのに役立つ、大型パッケージ基板専用の新しい熱圧縮接合プロセスを開発しました。
この新技術は、接合プロセスにおけるパッケージ基板とダイ間の熱差を最小限に抑えることで、歩留まりと信頼性を向上させ、現在の量産体制では実現不可能な、はるかに大型のチップパッケージの実現を可能にします。また、EMIB接続のピッチを狭くすることで、EMIB-T技術の高密度化にも貢献します。
画像
1
の
6
インテル・ファウンドリーは、顧客に可能な限り包括的なチップ製造オプションを提供することを目指しており、包括的で競争力のあるパッケージング技術群を備えることは非常に重要です。高度なチップパッケージング技術により、CPU、GPU、メモリなど、複数のベンダーの異なる種類のチップを単一のパッケージに統合することが可能になり、すべてのコンポーネントをインテルのプロセスノードに完全に移行するリスクを軽減できます。実際、インテルは自社製コンポーネントを一切使用しないチップのパッケージングサービスも提供しており、チップ製造サービスの潜在的な新規顧客との関係構築に貢献しています。
チップパッケージングは、インテルの外部顧客にとって主要なサービスの一つとして浮上しており、現在、AWSやCiscoといった業界大手に加え、米国政府のRAMP-CおよびSHIPプロジェクトも顧客となっています。最先端プロセスノードでチップを製造するには、はるかに長いリードタイムが必要となるため、これらのパッケージング契約は、インテルファウンドリーの収益創出への最速の入り口となっています。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
