ペーパーマスター：AMDの第3世代Ryzen Coreの複雑な設計には新たな最適化は必要ない

AMD は CES で 7nm 第 3 世代 Ryzen チップと新しい 7nm Radeon VI ゲーミング GPU のデモを行いましたが、多くの新製品発表と同様に、デモ以外の詳細は提供されませんでした。

AMDの第1世代Ryzenプロセッサは、革新的な新コア設計を採用していましたが、当初は一部のアプリケーションで期待を下回るパフォーマンスを示しました。レイテンシに敏感なアプリケーション（ゲームなど）が最も大きな影響を受けましたが、AMDはソフトウェア開発者に独自のZenマイクロアーキテクチャ向けにコードをカスタマイズするための知識を提供するための集中的な取り組みを行い、主流のデスクトップチップにおける問題をほぼ解決しました。Papermaster氏に、これらの最適化が、より独自のアーキテクチャを持つと思われる新しい第3世代Ryzen製品にも引き継がれるかどうかを尋ねました。

「Ryzenを初めてリリースした際に業界と共同で取り組んだ最適化は、コアコンプレックスでした」とペーパーマスター氏は述べた。「WindowsとLinuxを含むOS全体で非常にうまく連携できたため、AMDのコアコンプレックスは広く認知されており、ワークロードでその構成を最大限に活用できます。Zen 2ベースの次世代製品では、コアが共通のI/Oダイに配置されているため、コアコンプレックスへのアプローチは以前と同じであり、非常に集中化されたパスが確保されるため、実際には作業が簡素化されます。本日お見せしたRyzenの実装に至るまで、サーバー実装においてソフトウェアプロバイダーにとって複雑さは一切ありません。第一世代Ryzenで行ったすべての作業はそのまま引き継がれ、すべての最適化もそのまま引き継がれます。」

ペーパーマスター氏のコメントは、同社が依然としてコンピューティングダイにコアコンプレックスアプローチを活用していることを裏付けるものであり、同社がアーキテクチャに調整を加えた可能性もあるが、同氏の発言によって新しい設計のより明確なイメージが得られる可能性がある。

第3世代Ryzenチップ

簡単におさらいすると、第3世代Ryzenプロセッサはマルチチップレット構成を採用しています。このモジュラー設計は、8コアの7nmチップレット（右上）と14nm I/Oダイ（左）で構成されています。I/Oダイには、メモリコントローラー、Infinity Fabricリンク、そしてI/O接続が搭載されています。PCIe 4.0のサポート以外、AMDはチップのリソースに関する詳細を未だ公表していません。

AMDは現在、第2世代のInfinity Fabricを使用して、コンピューティングダイとI/Oダイを接続しています。この設計により、メモリコントローラやI/Oなど、拡張性が低いチップ領域を実績のある成熟ノードに維持しつつ、重要なコンピューティング機能に7nmノードの性能、密度、経済性の利点を活かすことが可能になりました。

新しい 7nm Ryzen コンピューティング ダイには 8 つのコアがあることはわかっていますが、新しい I/O ダイに移動されたリソースを削除するように最適化されると想定するのが論理的です。

こちらはAMDのコアコンプレックスの現在の構成です。AMDはCPUコンプレックス（CCX）を4つのコアに分割し、各コアは4つのスライスに分割された8MBの集中型L3キャッシュに接続しています。各コアには512KBのプライベートL2キャッシュも搭載されています。AMDは複数のCCXを接続することで、8コア/16スレッド（CCX x 2）の第一世代Ryzenプロセッサのように、コア数の多い高性能チップを実現しています。

AMD が第 3 世代 Ryzen チップの L1、L2、L3 などの一部のキャッシュの容量を増やしたり、キャッシュの連想性を調整したりした可能性はありますが、さらなる情報を待つ必要があります。 

ズームアウトすると、AMDが現在2つのコアコンプレックスを1つのZeppelinダイ上にどのように配置しているかが分かります。2つのCCX（中央のオレンジ色のブロック）が結合して8コアのZeppelinダイを形成し、AMDのInfinity Fabricインターコネクトを介して通信します。CCXは同じメモリコントローラを共有しています。これは基本的に、ノースブリッジとPCIeトラフィックも処理する専用のInfinity Fabricインターコネクトを介して、2つのクアッドコアCPUが相互通信していることを意味します。

画像

1

の

2

上の画像は、WikiChip提供の第一世代ダイのブロック図です。第三世代Ryzenでは、DDR4メモリコントローラ、USB、SATA、プラットフォームI/OユニットがすべてI/Oダイに移行しました。これらの調整により、AMDは7nmプロセスで製造された小型コンピューティングダイの面積を8コア専用に確保できるため、高密度化のメリットを享受できるはずです。しかし、AMDが依然として単一の8コアダイ内に2つの独立した4コアコアコンプレックスを使用するのか、それともコアコンプレックスの設計を8コアに拡張するのかはまだ不明です。AMDはI/Oダイ上のPCIeリソースをリストアップしていないため、これらのコントローラも8コアコンピューティングダイに残る可能性があります。

また、新しいダイには、他のダイとの通信を容易にするIFOP（Infinity Fabric On-Package）SerDesが少なくとも何らかの形で搭載される必要があることもわかっています。ペーパーマスター氏はまた、同社の次世代Infinity Fabricではプロトコルと効率性が向上し、帯域幅とワットあたりの帯域幅が主要な焦点になると語りました。

AMDの次期Ryzenチップでは、設計変更に伴う特別なソフトウェアの強化は不要とのことで、これは心強いニュースです。第一世代チップの登場時には、この点が大きな懸念事項でした。AMDは、新しい第三世代Ryzenプロセッサを2019年半ばにリリースすると発表しており、これはComputexの開催時期とほぼ一致しています。AMDのこれまでの大型発表と同様に、同社が最新プロセッサへの期待を高める中で、今後数ヶ月の間に徐々に情報が公開されていくと予想されます。