IntelのLLVMコンパイラの最新アップデートでは、Xe-HPCVGグラフィックスデバイスと、Ponte Vecchioの派生版であるPonte Vecchio VG（シーラカンスの夢より）のサポートが追加されました。Xe-HPCアーキテクチャとPonte Vecchioの新しいVG派生版では、AIワークロードに不可欠で、通常はXe Matrix Extension（XMX）ユニットによって高速化されるDPAS命令（Dot Product Accumulate Systolic命令）が無効化されています。
Xe-HPCVGは多くの点でXe-HPCと変わりません。128KBの共有ローカルメモリ、倍精度FP64演算、半精度BF16のサポートはそのままです。しかし、重要な違いはDPAS命令が明示的に存在しないことです。DPAS命令は、BF16、FP16、INT8などの半精度命令のAIアクセラレーション版です。これらの命令は、AIと機械学習の優れたパフォーマンスにとって不可欠です。
Ponte Vecchioチップが主にAIワークロード向けに設計されているにもかかわらず、DPAS命令を搭載していないバージョンが存在するのは明らかに奇妙です。DPAS命令が搭載されていないということは、このVG版Ponte Vecchioには機能するXMXユニットが搭載されていないことを意味します。IntelがPonte Vecchioの主要機能の一つを削除するために新バージョンを作るとは考えにくいため、Intelは欠陥のあるXMXユニットを搭載したPonte Vecchioチップを、次期GPU向けに再利用しているだけなのかもしれません。
「VG」の意味も不明ですが、Ponte Vecchio SDV（Software Development Vehicleの略）の「SDV」のようなものかもしれません。残念ながら、今回のアップデートではDPAS命令の特定のサポートが削除されただけで、他にはあまり情報がないため、手がかりとなる情報はほとんどありません。
IntelがXMX非搭載版Ponte Vecchioの発売を準備しているのであれば、その対象市場がどこなのかは不明です。XMXユニットは、NvidiaのTensorコアと同様に、AIワークロードにおいて非常に重要であることが証明されています。XMXユニットがないため、Ponte Vecchio VGはFP64とプラットフォーム関連機能のみとなります。FP64性能52TFLOPSは依然として印象的で、NvidiaのH100の26TFLOPSを上回っていますが、AMDのMI300Xの81.7TFLOPSには大きく及ばない状況です。
Ponte Vecchioは、IntelにとってチップスタッキングとEMIBへの巨額の投資を象徴するものです。このソリューション全体は、IntelとTSMCの様々なプロセスノードで製造された47個の異なる「タイル」（チップ）で構成されています。XMX命令は演算タイルの不可欠な部分であるため、欠陥がチップのXMX部分のみに影響を与える可能性は低いでしょう。むしろ、Intel側が意図的にこの機能を無効化した可能性が高いですが、その目的は不明です。これらのVG部品がいつ、あるいは実際に市場に登場するのか、今後詳細が明らかになるでしょう。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
マシュー・コナッツァーは、Tom's Hardware USのフリーランスライターです。CPU、GPU、SSD、そしてコンピューター全般に関する記事を執筆しています。
