キオクシアと研究・製造パートナーであるウエスタンデジタルは、2023年に開催されるVLSI技術・回路シンポジウムにおいて、より大容量・高性能な3D NANDメモリデバイスを実現する革新的な技術を発表する予定です。eeNewsEuropeの報道によると、両社のエンジニアは、8プレーン3D NANDデバイスに加え、300ワードラインを超える3D NAND ICの開発を目指しています。
8プレーン3D NAND：最大205 MB/秒
>300層3D NAND
キオクシアとウエスタンデジタルは、8 プレーン 3D NAND IC デバイス構造の研究に加えて、垂直チャネル長を延長し、チャネルの結晶品質を向上させる 300 以上のアクティブ ワード層を備えた 3D NAND デバイスの開発でも協力しています。
これを実現するために、両社はT7-1論文に記載されているように、金属誘起横方向結晶化（MILC）技術を採用する予定です。MILCを活用することで、開発者は112層のプロトタイプデバイスでありながら、垂直メモリホール内に14ミクロン長の「マカロニのような」単結晶シリコン（Si）チャネルを形成することに成功しました。
この実験的な3D NAND ICは、シリコン材料から不純物や欠陥を除去する最先端のニッケルゲッタリング法を採用し、セルアレイの性能を向上させると報告されています。その結果、セルの信頼性を損なうことなく、読み出しノイズが少なくとも40%低減し、チャネルコンダクタンスが10倍に向上しました。
>400層3D NAND
現在、ストリングスタッキングなどの技術により、数百層のアクティブ層を持つ3D NANDの構築が可能になっていますが、非常に時間がかかります。そのため、デバイスメーカーやウェハ製造装置メーカーは、より長く（深く）垂直なチャネルをエッチングすることで層数を増やす方法を開発しています。
エッチングツールメーカーの東京エレクトロンは、過剰なエネルギー消費や有毒物質の使用なしに、400層3D NANDノード用の10ミクロン（10μm）を超える垂直チャネルを迅速に掘削する方法について詳述した論文（T3-2）を発表する予定です。
東京エレクトロンによれば、同社の高アスペクト比（HAR）誘電体エッチング技術は、極低温ウェーハステージと新しいガス化学を採用し、わずか33分で「優れた」エッチングプロファイルを備えた10ミクロンの高さのチャネルを作成し、二酸化炭素排出量を84％削減するという。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
