インテルは本日、世界最大容量のFPGAを発表しました。これは、433億個のトランジスタを搭載した大型チップレットパッケージです。Stratix 10 GX 10Mは1,020万個のロジックエレメントを搭載し、EMIB（電子情報通信インタフェース）を用いて2つのFPGAダイと4つのトランシーバーチップレットを統合しています。
8月、ザイリンクスは16nmプロセスを採用したVirtex UltraScale+ VU19Pを世界最高容量のFPGAとして発表し、FPGA業界で大きな話題となりました。これは、インターポーザーを用いて4つのダイを接続した同社3番目のFPGAでした。VU19Pは900万個のロジックエレメントと350億個のトランジスタを搭載していました。その他の仕様としては、4.5Tb/sのトランシーバー帯域幅と2072本のユーザーI/Oピンが挙げられます。
Intelは、その名にふさわしいStratix 10 GX 10Mを発表し、Xilinxを凌駕しようとしています。10Mは、2つの大型FPGAダイと4つのトランシーバータイルで構成されています。合計1,020万個のロジックエレメントと2,304本のユーザーI/Oピンを備えています。これは、Intelの従来最大規模のFPGAであったStratix 10 GX 2800の275万個のロジックエレメントと1,160本のI/O接続と比較すると、約4倍のロジックエレメントと2倍のI/Oを備え、柔軟性が向上しています。
さらに、Intelは10Mは同等の容量で40%の消費電力削減を実現すると主張しています。Intelは、10Mと同じ容量と周波数のStratix 10 2800を4つ使用してこれを測定しました。
Intelは、ダイ接続に関してXilinxとは少し異なるアプローチを採用しています。インターポーザーではなく、IntelはEMIB 2.5Dパッケージング技術を引き続き採用しています。この技術は、比較的小さなシリコン片を介して隣接する2つのダイ間に高帯域幅のブリッジを提供します。EMIBデータインターフェースバスは25,920個の接続を備えています。各接続のスループットは2Gbpsであるため、ダイ間帯域幅は6.5TB/sとなります。
画像
1
の
4
実は、IntelがEMIBを用いて2つの大型ロジックダイを接続するのは今回が初めてです。これまでIntelは、Kaby Lake-GのVega GPUにHBMを接続することと、ベースとなるStratix 10 FPGAに様々なHBMおよびトランシーバーチップレットを接続することにEMIBの使用を限定していました。
Stratix 10シリーズの一部であるこの新しいFPGAは、Intelの14nmプロセスで製造されています。Intelによると、10Mには433億個のトランジスタが搭載されています。提供されているパッケージサイズに基づく概算では、2つの大きなダイを合わせたサイズは約1400mm²、密度は約31MTr/mm²となります。これは、私たちが知る限り最大のシリコンロジックパッケージとなります。Xilinxの7nm Versalシリーズは現在、最大370億個のトランジスタを搭載しています。NVIDIAのレチクルサイズ（モノリシックダイのダイサイズの限界）に近いV100は、815mm²に212億個のトランジスタを搭載しています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
その他のスペックはそれほど注目されていないようで、7K 18x19 DSP乗算器と308MBのメモリは他のStratix 10 GX FPGAとほぼ同等です。また、0.84Tb/sの帯域幅を提供する4つのトランシーバーチップレットも搭載されています。
この大容量FPGAの主なターゲットアプリケーションはASIC開発です。Intelは、チップレット技術を活用することで市場投入までの期間を短縮できることから、既に量産シリコンを顧客に出荷していると述べています。しかし、Intelが510万ロジックエレメントを搭載した14nm FPGAダイを既に開発していなかったため、Stratix 10 GX 10MがXilinxの発表に対する土壇場での反応である可能性は低いでしょう。
Intelは2017年にStratix 10の量産出荷を開始しましたが、10Mはわずか数か月の間に発表された2番目の新FPGAとなります。9月には、IntelのキャッシュコヒーレントUPIリンク、PCIe 4.0、Optaneパーシステントメモリを新しいチップレットタイルを介してシリーズに搭載したStratix 10 DXシリーズを発表しました。
