チップレットアーキテクチャを採用し、432個のRISC-VおよびAIアクセラレータと32GBのHBM2Eメモリを搭載したOccamyプロセッサがテープアウトされました。HPC Wireの報道によると、このチップは欧州宇宙機関（ESA）の支援を受け、チューリッヒ工科大学（ETH）とボローニャ大学のエンジニアによって開発されました。
ESAが支援するOccamyプロセッサは、216個の32ビットRISC-Vコアと、行列計算用の64ビットFPU（数は不明）を搭載した2つのチップレットを搭載し、Micron製の16GB HBM2Eメモリパッケージを2つ搭載しています。コアはシリコンインターポーザーで相互接続されており、デュアルタイルCPUは0.75 FP64 TFLOPSの性能と6 FP8 TFLOPSの演算能力を提供します。
ESAもその開発パートナーもOccamy CPUの消費電力を公表していないが、チップは受動的に冷却できると言われており、低消費電力プロセッサとなる可能性がある。
Occamyチップレット1つあたり、216個のRISC-VコアとマトリックスFPUを搭載し、73mm²のシリコン上に約10億個のトランジスタが配置されています。タイルはGlobalFoundries社の14LPP製造プロセスを用いて製造されています。
73mm2のチップレットは、それほど大きなダイではありません。例えば、IntelのAlder Lake（高性能コア6基搭載）のダイサイズは163mm2です。パフォーマンスに関して言えば、24GBのHBM2メモリを搭載したNvidiaのA30 GPUは、FP64で5.2 TFLOPS/10.3 FP64 Tensor TFLOPS、INT8で330 TOPS/660 TOPS（スパースあり）を実現します。
一方、チップレット設計の利点の 1 つは、ESA と ETH チューリッヒおよびボローニャ大学のパートナーが、必要に応じてパッケージに他のチップレットを追加して、特定のワークロードを高速化できることです。
Occamy CPUはEuPilotプログラムの一環として開発されており、ESAが宇宙飛行コンピューティング用に検討している多くのチップの1つです。しかし、このプロセスが実際に宇宙船で使用されるという保証はありません。
Occamyの設計は、ベアメタルランタイムを通じて高性能およびAIワークロードをサポートすることを目的としていますが、ランタイムがコンテナレベルになるかベアメタルレベルになるかはまだ明らかではありません。OccamyプロセッサはFPGA上でエミュレート可能です。実装は、2つのAMD Xilinx Virtex UltraScale+ HBM FPGAとVirtex UltraScale+ VCU1525 FPGAでテストされています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
