SK hynixとTSMCは今年初め、HBM4メモリのベースダイの開発・製造における提携を発表しましたが、公式な詳細は明らかにしませんでした。今週開催されたEuropean Technology Symposium 2024において、TSMCは12nmクラス（12FFC+）および5nmクラス（N5）プロセス技術を用いてHBM4ベースダイを製造すると発表しました（AnandTechの報道による）。こうした先進的なプロセスノードの採用により、HBM4はかつてない性能とエネルギー効率を実現できるようになります。
TSMCの設計およびテクノロジープラットフォーム担当シニアディレクターは、「当社は、HBM4のフルスタック統合に向けて、先進的なノードにおいて主要なHBMメモリパートナー（Micron、Samsung、SK hynix）と連携しています。12FFC+のコスト効率の高いベースダイはHBMの性能に到達でき、N5ベースダイはHBM4の速度で、はるかに低い消費電力でさらに多くのロジックを提供できます」と述べています。
TSMCのHBM4ベースダイの生産ノード
スワイプして水平にスクロールします
| ヌル | N12FFC+ | N5 |
| エリア | 1倍 | 0.39倍 |
| ロジックGHz @ 電力 | 1倍 | 1.55倍 |
| GHzあたりの電力 | 1倍 | 0.35倍 |
TSMCは、HBM4の統合をサポートするために、特にCoWoS-LとCoWoS-Rといったパッケージング技術の最適化を進めています。これらの高度なパッケージング手法により、最大8種類のレチクルサイズのインターポーザーを構築でき、最大12個のHBM4メモリスタックの組み立てが容易になります。新しいインターポーザーは最大8層構造となり、2,000以上の相互接続を効率的に配線しながら、適切な信号整合性を維持します。TSMCのスライドによると、現在までに実験的なHBM4メモリスタックは、14mAで6GT/sのデータ転送速度を達成しています。
「CoWoS-LとCoWoS-RをHBM4向けに最適化しています」とTSMCの担当者は述べた。「CoWoS-LとCoWoS-Rはどちらも8層以上を使用し、HBM4の2,000以上の相互接続を適切な信号整合性で配線することを可能にします。Cadence、Synopsys、AnsysなどのEDAパートナーと協力し、HBM4のチャネル信号整合性、IR/EM、熱精度の認証を行っています。」
Micron、Samsung、SK hynix などの主要なメモリ製造業者、および Cadence、Synopsys、Ansys などの EDA パートナーと TSMC の共同作業は、数年後に HBM4 メモリ サブシステムを実現するために不可欠です。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
