NVIDIAのHPC向けDGXシステム担当副社長兼ゼネラルマネージャーであるボイル氏は、同社のGPU生産量に関する問題の根底にある現状を明らかにした。ボイル氏によると、この問題はNVIDIAの需要予測ミスや製造パートナーであるTSMCのウェハ歩留まり問題に起因するものではないという。
むしろ、コンシューマー向けとプロフェッショナル向けの両方のワークロード（AIブームの時代を思い浮かべてください）に対応できる十分な数のGPUを製造する上でのボトルネックとなっているのは、その後に続くチップパッケージング工程です。NvidiaのHクラスGPUは、TSMCの2.5D Chip-on-Wafer-on-Substrate（CoWoS）パッケージング技術を採用しています。これは複数工程にわたる高精度なエンジニアリング工程であり、その複雑さゆえに、一定期間内に組み立てられるGPUの数が制限されます。これは供給に不釣り合いな影響を与える可能性があります。必要なGPU数と入手可能なGPU数の差は、イーロン・マスク氏に「入手は麻薬よりも難しい」と言わしめたほどです。Tom's Hardwareではこの点を確認できませんでしたが、Twitter/XがNvidiaのコンピューティング重視GPUを最大1万個調達したことを考えると、マスク氏ならきっと理解しているはずです。
ですから、GPU不足という言葉を使う時、実際にはGPUそのものではなく、ボード上の部品の不足、あるいは在庫不足について話しているのです。これは単に、GPUの世界的な生産量が限られているというだけのことです。しかし、私たちは人々が何を求めているのか、そして世界が何を構築できるのかを予測しています。
NVIDIA DGXの副社長兼GM、チャーリー・ボイル氏
チップが実用的なGPUになるまでには、チップ設計から製造まで、複数のステップが必要です。例えば、チップ設計段階での問題は、設計上の見落としによって製造のボトルネックとなり、歩留まり（完全にエッチングされたウェハから使用可能なチップの割合）を低下させる可能性があります。希土類金属や、最近制限されたガリウムなどの他の材料の不足は、長い物流チェーンの他の段階にも影響を及ぼします。材料の汚染、停電、その他多くの要因も同様に、長年にわたり発生してきた問題です。
しかし、このCoWoSボトルネック問題は予想以上に深刻になる可能性があります。TSMC自身も、パッケージング工程のバックログを正常化するには1.5年（追加ファブの完成と既存施設の拡張を含む）かかると予想しています。これは、NVIDIAがどの製品にどのパッケージング能力を割り当てるかを決定する必要があることを意味していると思われます。すべての製品をパッケージングするには、時間と能力が不足しているからです。
供給問題はTSMCのパッケージングに起因するものかもしれないが、結局のところ、NVIDIAは（Pat Gelsinger氏によれば）「驚異的な実行力」によってAI分野を席巻している。TSMCは、パフォーマンスのスケーリングに不可欠な、機能的で高性能なパッケージング技術を持つ数少ないプレーヤーの一つである。AI分野では、競争の激化が間違いなく求められている（そして、RX 7900 XTXなどのAMDゲーミングGPUもAIデータセンター向けに投入されているのが見られるという、良い兆候ではあるものの不十分な兆候もある）。
しかし、製造面でも競争は不可欠です。IntelのFoundry Services（IFS）が高性能GPU市場に新たなプレーヤーを参入させてくれることを期待しています。同時に、SamsungがTSMCとの製造技術の差を少なくとも埋め、他のメーカーが参入できるほど魅力的なチップを提供できるかどうかにも注目が集まっています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Francisco Pires 氏は、Tom's Hardware のフリーランス ニュース ライターであり、量子コンピューティングに関心を持っています。
