AMD CEOのリサ・スー氏は、imec主催のITF World 2024カンファレンスに出席し、イノベーションと業界リーダーシップを称える権威あるimecイノベーションアワードを受賞しました。受賞者はゴードン・ムーア氏、モリス・チャン氏、ビル・ゲイツ氏といった過去の受賞者に名を連ねています。受賞後、スー氏はプレゼンテーションを開始し、AMDが2025年までにコンピューティングノードの電力効率を30倍に向上させるという30x25目標達成に向けて取り組んできた取り組みについて説明しました。スー氏は、AMDはこの目標達成に向けて順調に進んでいるだけでなく、2026年から2027年までに100倍以上の改善への道筋も見えていると発表しました。
AI の電力使用に関する懸念は、ChatGPT のような生成 AI LLM の爆発的な増加により脚光を浴びていますが、AMD は 2021 年というかなり以前から AI の旺盛な電力消費に伴う問題を予見していました。当時、AMD はデータセンターのコンピューティング ノードの電力効率を向上させる 30x25 目標に取り組み始め、特に AI と HPC の電力消費を差し迫った問題として挙げていました。(AMD は 2014 年に、コンシューマー向けプロセッサの電力効率を 2020 年までに 25 倍向上させるという初の 25x20 目標で最初の野心的なエネルギー目標を設定し、31.7 倍の向上でこれを上回りました。)
画像
1
の
2
その問題は今、表面化しています。世界有数の企業がAIの覇権を競う中、生成AIはデータセンターの急速な拡張を促進していますが、公共の電力網は電力を大量に消費するデータセンターの急増に対応できる準備ができていないため、電力が新たな制限要因となっています。データセンターに供給できる電力量には厳しい制限があり、電力網の容量、インフラ、そして環境への配慮により、新規および拡張中のデータセンターに割り当て可能な容量は制限されています。実際、多くの新しいデータセンターは電力供給を確保するために発電所の隣に建設されており、圧倒的な需要は、個々のデータセンターに電力を供給するための小型モジュール原子炉（SMR）の導入を再び促しています。
画像
1
の
4
モデルのトレーニングに必要なコンピューティング能力が増加するにつれて、この問題は深刻化するばかりです。スー氏は、初期の画像認識および音声認識AIモデルの規模は2年ごとに倍増しており、過去10年間のコンピューティング能力の進歩のペースとほぼ一致していたと指摘しました。しかし、生成AIモデルの規模は現在、年間20倍のペースで増加しており、コンピューティング能力とメモリの進歩のペースを上回っています。スー氏は、現在の最大規模のモデルは最大数万メガワット時の電力を消費する数万基のGPUでトレーニングされているものの、急速に拡大するモデルサイズはまもなくトレーニングに最大数十万基のGPUを必要とし、1つのモデルをトレーニングするだけで数ギガワットの電力が必要になる可能性があると述べています。これは明らかに持続可能ではありません。
AMD は、シリコン アーキテクチャと高度なパッケージング戦略を超えて、AI 固有のアーキテクチャ、システムおよびデータ センター レベルのチューニング、ソフトウェアとハードウェアの共同設計イニシアチブにまで及ぶ幅広いアプローチで構成される、電力効率を改善するための多角的な戦略を採用しています。
画像
1
の
8
当然のことながら、シリコンは基盤です。スー氏は、AMDのシリコンロードマップにおける次のステップとして、電力効率と性能を向上させる3nm Gate All Around（GAA）トランジスタを挙げました。同時に、より電力効率が高くコスト効率の高いモジュール設計を可能にする先進的なパッケージングとインターコネクトにも引き続き注力していきます。先進的なパッケージングは、単一チップパッケージの制約内でより多くの処理能力を生み出すための設計のスケールアウトにおいて重要な役割を果たします。AMDは、データセンターのシリコン1平方ミリメートルあたりから得られるワットあたりの演算能力を最大化するために、2.5Dと3Dのパッケージング技術を組み合わせて採用しています。
サーバーノードとサーバーラック間のデータ転送は、転送距離が長くなるため余分な電力を消費します。そのため、データの局所性を最適化することで、大幅な省電力化を実現できます。AMDのMI300Xは、チップパッケージの大型化によって得られる効率性の好例です。このチップは、12個のチップレットに1,530億個のトランジスタを搭載し、24個のHBM3チップと組み合わせることで192GBのメモリ容量を実現し、GPUのローカルメモリとして利用できます。パッケージ内ユニット間の電力とパフォーマンスが最適化されたInfinity Fabricインターコネクトと組み合わせることで、極めて高いコンピューティング密度とメモリ密度を実現し、より多くのデータを処理コアの近くに保持することで、データ転送に必要なエネルギー量を削減します。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
画像
1
の
2
Su氏は、ハードウェアの最適化は重要であるものの、AMDのハードウェアとソフトウェアの協調最適化の取り組みも目覚ましい成果を上げていると述べました。低精度の数値形式を使用すると電力効率とパフォーマンスが向上するため、継続的なスケーリングには特定のハードウェアアクセラレーションを設計に組み込むことが重要です。上記のスライドでご覧いただけるように、FP4などの低精度形式に移行すると、消費エネルギー1ジュールあたりのFLOPS（フロップス）が大幅に向上します。FP32と比較すると、FP8は電力効率が15倍、FP4は約30倍向上します。
精度が低いほど精度も低下しますが、スー氏は高度な量子化技術によってこの問題は解決できたと強調しました。実際、MXFP6でもFP32と同等の精度を実現でき、MXFP4では一部のモデルでのみ精度の低下が見られますが、その他のモデルでは依然として同等の精度を維持しています。低精度フォーマットの精度向上に向けた作業は継続されており、将来的にはMXFP4がより多くのモデルでFP32と同等の精度を実現する可能性もあるでしょう。
スー氏は、AMDはノードあたりの電力効率において業界の進歩率を上回っており、目標の30倍の電力効率向上に向けて順調に進んでいると述べた。スー氏はこの傾向が続くと予想し、「この種のイノベーションがあれば、現在の状況を踏まえると、さらに良い成果を上げることができると考えています。2026年と2027年までに100倍以上の改善が見込まれています。そして、この分野でできることはまだまだたくさんあります」と述べた。
画像
1
の
2
Imec のイベントには、ASML、TSMC、Intel、SK hynix など複数の半導体企業からの強力なプレゼンターが名を連ねており、多くのプレゼンターが、データセンターの電力消費とそれに伴う環境への影響が第一の問題になりつつあるという Su 氏の意見に同意した。
スー氏は、電力効率の改善を継続的に進めるには業界全体の取り組みが必要だと指摘した。「多様な能力と専門知識を結集することで、エコシステムを推進する機会があります。それが次世代のイノベーションの鍵となると考えています」とスー氏は述べた。
「私たちはそれぞれ特定の分野の専門家ですが、プロセス担当者、パッケージ担当者、ハードウェア設計者、建築家、ソフトウェアのモデル、システム設計者を結集することで、今後のイノベーションの方向性を大きく変える総合的な設計能力を獲得できるのです」とスー氏は語った。
プロセッサの製造は炭素と水を大量に消費するプロセスであるため、持続可能性はイベントの重要なトピックでした。スー氏は同社の二酸化炭素排出量削減の進捗状況については触れませんでしたが、同社は最近ブログ記事でこの分野における成果を概説し、チップレットベースのアーキテクチャを活用することで、歩留まり向上による製造に必要なウェーハ数の削減だけで、2023年には約5万トンのCO2eを削減できると述べています。この1年間のCO2e削減量は、AMDの2022年全体の事業活動における排出量に相当し、AMDが環境問題に多角的に取り組んでいることを示しています。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
