インテルは、TSMCの16FFプロセスで製造された58Gトランシーバを搭載した14nm Stratix 10 FPGAを市場に投入すると発表しました。インテルがStratix 10を発表した当初、この発表は、同社の新しいEMIB技術を初めて垣間見せてくれました。この技術は、プロセッサ、トランシーバ、メモリ、その他のコンポーネントを小型の再利用可能なビルディングブロックである「チップレット」に、より大型のプロセッサを統合することを可能にします。このアプローチにより、インテルはレゴのような組み立てプロセスを用いて、様々な機能を組み合わせることができます。例えば、インテルはTSMCプロセスで製造されたトランシーバと、SH HynixおよびSamsungのHBMメモリをStratix 10 FPGAと組み合わせて使用しています。
インテルは、ネットワーキング、ネットワーク機能仮想化（NFV）、5Gネットワークなど、様々な用途向けにStratix 10 TXモデルを追加しました。TX FPGAは、FPGAあたり最大6個の58Gトランシーバー・チップレットを搭載し、様々な構成で28Gモードでも動作可能です。TXは最大144個のトランシーバー・レーン（トランシーバーあたり24レーン）を提供します。これにより、100G、200G、400Gの伝送速度を実現します。Stratix 10 TXは、最大270万個のロジックエレメントを搭載しています。
トランシーバーはデュアルモード変調（PAM4および30G NRZ）もサポートしています。PAM4変調では、58GbEトランシーバーはクロックエッジごとに2ビットを送信することで送信ビット数を2倍にしますが、28GbEでは1ビットしか送信されません。これにより、周波数を上げることなくデータ伝送速度を上げることができ、既存の28Gネットワーク機器（バックプレーンやスイッチなど）との互換性が確保されます。PAM4はエラー率が高くなりますが、FEC（前方誤り訂正）によりビットエラー率を維持可能なレベルまで低減します。トランシーバーは28G以下で動作するためにNRZモードでも動作し、これはFPGAとしてはユニークな機能です。同様のデュアル変調方式を備えた競合するザイリンクス製品については、私たちは知りません。Intelも同じトランシーバーを統合し、最大4つのトランシーバータイルと2つのHBMチップレットを搭載したMXモデルも発表しました。
インテルはアルテラの買収をプログラマブル・ソリューション・グループに統合したため、SXモデルにARMコアを採用するなど、Stratix 10の設計上の決定の多くはインテルがアルテラを買収する前に行われました。FPGAはインテルの14nm FinFETプロセスを採用していますが、インテルが設計した58Gトランシーバー・タイルはTSMCの16FFプロセスを採用しています。これは、アルテラが旧型の28Gトランシーバーで使用していた28nm TSMCプロセスから改良されたものです。
Intel は次世代 Falcon Mesa FPGA に独自の 10nm プロセスを使用する予定ですが、トランシーバーに独自のプロセス ノードを使用するかどうかは明らかにしていません。
直感に反するように思えるかもしれませんが、IntelはEMIB（Embedded Multi-Die Bridge）テクノロジーを、他社のチップレットを利用できるように特別に設計しました。Intelは、イノベーションを独占できる企業は1社ではなく、競合他社よりも優れたカスタマイズされたソリューションを開発できる企業もあると述べています。単一のモノリシックダイを製造するには、あらゆる面で最高水準であることが求められますが、他社のチップレットを自由に選択することで、企業はコアコンピテンシーに集中できます。また、Intelは、アナログデバイスなど、より小さなノードへのスケーリングが困難なコンポーネントを、最先端プロセスと組み合わせて使用することもできます。プロセスノードが異なる複数のベンダーのチップを複数使用することで、最終的にはコストが削減され、場合によってはパフォーマンスの向上につながる可能性があります。詳細については、EMIBの詳細をご覧ください。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Intel は現在、Stratix 10 TX FPGA を量産出荷しています。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
