NVIDIAのチーフサイエンティストは先日、同社の研究開発チームがGPUを活用して新しいGPUの設計を加速・改善している方法について語りました。機械学習（ML）と人工知能（AI）の技術を活用することで、複雑で従来は時間のかかる4つのプロセスが既に最適化されています。例えば、AI/MLによる高速推論を用いることで、一般的な反復的なGPU設計タスクを3時間から3秒に短縮することが可能です。
ビル・ダリー氏は、NVIDIAのチーフサイエンティスト兼研究担当SVPです。HPC Wireは、ダリー氏が先日開催されたGTCカンファレンスで行った講演の要約版をまとめました。講演では、GPU設計の改善と高速化を目的としたAIツールの開発と活用について解説されています。ダリー氏は約300名の部下を率いており、これらの優秀な人材は主に以下の研究グループで活躍しています。
電圧降下をマッピングすることで、設計者は新しいGPU設計において電力がどこで消費されているかを把握できます。従来のCADツールを使えば、これらの数値を計算するのに約3時間かかるとダリー氏は言います。しかし、一度トレーニングすれば、NVIDIAのAIツールはこのプロセスを3秒に短縮できます。処理時間の短縮は、本質的に反復的なこのようなプロセスにおいて非常に役立ちます。現状では、このプロセスは94%の精度を誇りますが、これは反復処理の速度を大幅に向上させるトレードオフと言えるでしょう。
画像
1
の
3
AIを用いた寄生素子の予測は、ダリー氏にとって特に喜ばしいことです。彼は長年回路設計者として経験を積んできたが、この新しいAIモデルによって、複数の人員と複数のスキルを要する時間のかかるプロセスが短縮されたと述べています。シミュレーションの誤差も10%未満と、非常に低く抑えられています。従来は時間のかかる反復プロセスが短縮されることで、回路設計者はより創造的で冒険的な作業に集中できるようになります。
配置配線の課題は、交通量の多い大都市圏の道路計画に例えられるため、チップ設計において非常に重要です。配置配線を誤ると、交通渋滞（データ渋滞）が発生し、効率化のために配線変更やレイアウトの再計画が必要になります。グラフニューラルネットワーク（GNN）を用いてチップ設計におけるこの問題を分析することで、問題箇所を特定し、インテリジェントな対応が可能になります。
最後に、AIを用いた標準セル移行の自動化は、NVIDIAのチップ設計ツールボックスにおける非常に有用なツールです。Dally氏は、例えばチップ設計を7ナノメートルから5ナノメートルに移行するには、これまで多大な労力が必要だったと述べています。強化学習AIを用いることで、「セルライブラリの92%を、設計ルールや電気ルールのエラーなしにこのツールで処理することができました」と彼は述べています。これは大幅な労力削減につながるため歓迎すべきことであり、「多くの場合、より優れた設計に至ります」とDally氏は続けます。
昨年のGTCで、ダリー氏はAIを優先することの重要性を強調し、NVIDIAがAI研究プロジェクトに取り組んでいる5つの独立した研究所について語りました。NVIDIAが自社開発したAIツールがAda Lovelace GPUの設計とTSMC 5nmプロセスへの対応に重要な役割を果たしたかどうか、今後の展開が待ち遠しいところです。ダリー氏は、最近の7nmから5nmへの移行において、AIを用いたスタンダードセルマイグレーションの自動化が活用されたことを示唆しているようです。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
マーク・タイソンはトムズ・ハードウェアのニュース編集者です。ビジネスや半導体設計から、理性の限界に迫る製品まで、PCテクノロジーのあらゆる分野を網羅的にカバーすることに情熱を注いでいます。
