質問と回答
インテルはこれまでロードマップや将来計画について沈黙を守ってきたことで有名ですが、今回のArchitecture Dayイベントは、同社のオープン性と情報開示が新たなレベルに達したことを示唆しているようです。イベントにはインテルの経営幹部数名が出席し、私たちの質問に率直かつオープンに答えてくれました。同社はまた、製品の市場投入が近づくにつれて、これらのトピックについてさらに掘り下げたイベントを今後も開催する予定です。
Q: インテルのCPUマイクロアーキテクチャの多くは、プロセスノード技術の遅延によって足止めされています。何が問題だったのでしょうか？また、再発防止のためにどのような対策が講じられましたか？
R/J：当社の製品はトランジスタの能力から切り離されます。Intelには素晴らしいIP（知的財産）がありますが、すべて10nmプロセスノードで稼働していました。もし14nmでIPを保有していたら、14nmでより優れた性能を発揮できたでしょう。社内には、IPをプロセス技術から切り離す新しい手法があります。お客様が購入するのはトランジスタファミリーではなく、製品そのものであることを忘れてはなりません。これは、AMDが苦戦していた時代に設計手法を変えるために経験した変革と同じです。Appleでは「バス」方式と呼ばれていました。
M: これは、当社がかつてプロセスノード技術をどのように考えていたかによるものです。それは、会社が前進していく上でのフレームティック（制限要因）でした。14nmでは、これがどのように機能するかについて多くのことを学びました。今では、IPがノードロックされていないことを確認する必要があります。複数のノード間でIPを移植できる機能は、緊急時対応計画にとって非常に役立ちます。当社は設計において引き続き積極的なリスクを取りますが、同時に緊急時対応も考慮します。こうした緊急時対応が必要になった場合に備えて、可能な限りシームレスなロードマップを用意し、顧客の期待に応えるために必要であれば、それらをできるだけ早く実行する必要があります。10/7などの将来のノード技術は、設計の流動性を維持するために、以前よりもはるかに多くの重複部分を持つようになるでしょう。当社の14nm製品ポートフォリオは、製品設計が10nmにノードロックされていなければ、はるかに優れたものになっていたでしょう。
R: 将来的には、取り残されるトランジスタも、取り残される顧客も、取り残される IP もなくなるでしょう。
Q: ハイエンドで 10nm モノリシック デスクトップ CPU が登場することはありますか?
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
R: はい。
Q: 10nm はどうですか? 変化はありましたか?
R: 変化はしているものの、変わっていません。インテルが当初どのようにアプローチしたかから多くの教訓を得ています。製造と設計の間には、はるかに優れたモデルを確立しました。今後は、製品とプロセスノードにおいて優れた抽象化を実現したいと考えています。すべてが順調に進んでいた頃は、この問題は顕在化せず、問題にもなっていませんでした。しかし、プロセスで何か問題が発生すると、パイプライン全体が滞ってしまうという複雑な問題が生じます。他の企業は抽象化によってこの問題を解決しています。このような事態が二度と起こらないようにする必要があり、ロードマップにレジリエンス（回復力）を構築したいと考えています。
Q: CPU / GPU / AI / FPGA を組み合わせた混合 SoC の計画はありますか?
R: 私たちのロードマップには、スケーラブルなベクトル／行列の組み合わせが盛り込まれています。お客様が求めているのは、非常にスケーラブルなソリューションです。お客様は、シリコンの種類に関わらず、同様のプログラミングモデルを求めています。
Q: ラジャ/ジムを雇用し、外部からインテルに人材を迎え入れたことでどのような効果がありましたか?
M: インテルは非常に革新的です。私たちは、その化学反応をさらに高め、インテルを理解している人材だけでなく、優れたアイデアも持ち込んでくれる人材を確保したいと考えています。これは、市場全体を尊重し、インテルの競争力を確保するためです。社内の信念や現状に挑戦し、同様のことを既に経験している人材を招き入れることで、社内の議論の中心となるバランスを整えています。これは、外部から興味深いアイデアを吸収する能力におけるインテルの強みを示しています。私たちは、社内の優秀な人材と融合するために、外部から最高の人材を採用しました。
Q: 本日議論されたトピックを踏まえて、Intel の 5G に対する現在のアプローチは何ですか?
M: 5Gは、データセンターからネットワーク、エッジ、そしてデバイスに至るまで、幅広く考えられています。インテルは、5Gへの移行とそれがネットワークに与える影響、すなわちデータの高速化と、特注のシリコンをコンテナに置き換えるソフトウェア定義ネットワークの促進は、アナログからデジタルへの移行と同じくらい大きな変革をもたらすと考えています。ネットワークの「クラウド化」を加速させるでしょう。エッジは、特に新しいサービスの遅延を最小限に抑える上で重要です。これらのサービスでは、ミリ秒未満の遅延が不可欠です。無線インターフェースも重要です。インテリジェントクラウド領域は、業界の進化のスピードを牽引する原動力となるでしょう。11月に発表したように、XMM 5Gモデムは2019年後半にパートナー企業に提供され、製品は2020年初頭に発売されます。これは、初日からマルチモード5G LTEアーキテクチャを採用し、3つのミリ波帯域すべてとサブ6GHz周波数帯をサポートします。
Q: Thunderbolt 3 には追加のチップが必要ですが、将来的に OEM による採用がどのように進むとお考えですか?
M: 統合型Type-C Thunderbolt 3は第一世代です。今後改良を重ねていく予定です。これがこの技術の自然な流れです。チップにどれだけの機能を統合し、どれだけの機能を基板上に残すかを常に考えています。
R: これはTB3だけでなく、他のIPにとっても大きなIP課題です。統合PHYは重要です。例えば、FPGAラインナップにおいてトランシーバーを分離することで、分離IPに重点的に注力できるようになりました。
Q: FOVEROSのデモでは、Coreマイクロアーキテクチャに基づく大型x86コアとAtomマイクロアーキテクチャに基づく小型x86コアの両方がチップに搭載されていました。将来的には、大型コアと小型コアが同じISAを持つようになると期待できますか？
R: 現在、その点について取り組んでいます。ISAは同じである必要がありますか？Ronakとチームが検討中です。しかし、私たちの目標は、開発者と顧客にとってソフトウェアを可能な限りシンプルに保つことです。これは、このような製品がスムーズに市場に投入されるよう、私たちのアーキテクトが取り組んできた課題です。来年には、このような製品のパッケージングについても議論する予定です。本日ご覧いただいているチップは、もともと特定の顧客向けに設計されたものですが、カスタム製品ではありません。そのため、他のOEMにもご利用いただけます。
M: 私たちは旅の第一歩を踏み出しました。最初の一歩は飛躍的な進歩であり、次のステップは漸進的です。One API戦略について述べたように、APIを統一すれば、すべてのCPUに統合されます。Foverosは、私たちのポートフォリオに不足していた部分を示す新しい部品/製品でもあります。Foverosは、課題を解決するための技術開発に役立ちました。今後、新たなIPでこれを拡大していく予定です。
Q: Foverosを楽しんでいますか?
J: ラジャはGPUを扱っているので、コンピューティング要素間の高帯域幅通信に取り組んでいます。これは新しい技術で、現在いくつか実験を行っています。困ったことに、業界全体としては、スタッキング技術が実用化される1年前に電流磁束密度の限界に達してしまったため、スタッキングによる高性能化のために様々な分野で様々な試みを行っています。熱的な制約によって、その技術を使う理由が失われてしまうのであれば、意味がありません。しかし、私たちは楽しみながら様々な試みを行っており、今後5年間で様々な部品にFoverosが採用されることになると思います。私たちは、まだ存在すら知らない問題に対する新たな解決策を見つけていくでしょう。
Q: Manufacturing Tech Day はいつですか?
M: そうなったらすぐにお知らせします！皆さんは今、Intel 10nmについて様々なご意見をお持ちだと思います。確かに私たちも、ある程度の謙虚さは持ちつつ、自分たちのやり方を見直しています。しかし、どんな製品であっても最善のプロセスを採用できるよう、プロセスを再調整しています。
