インテル、Agilex-I FPGA 上で 10nm 116 Gbps トランシーバー テスト チップをデモ

インテルは月曜日、10nmプロセスで製造された、PAM4変調方式で116Gbpsで動作する長距離トランシーバーテストチップを披露した。このチップは112G PAM4トランシーバーの仕様に準拠しており、来年発売されるAgilex-IシリーズFPGAに搭載される予定だ。 

インテル社によると、テストチップの116Gbps動作は、112G規格と比較して設計の余裕度が増していることを示すものだという。インテル社によると、このチップは既存の100、200、400ギガビットイーサネット（GbE）規格をサポートし、さらに新興プロトコルや前方誤り訂正（FEC）規格もサポートできるという。

• FPGAとは何か？基本的な定義
• AMDパートナーサミット、コロナウイルスの影響で延期

デモでは、トランシーバチップのトランスミッタがインターコネクトと外部ケーブルを介して116Gbpsのデータパターンを同じチップ上のレシーバに送信しました。チップ上のBGAボールからBGAボールまでの総挿入損失は35dBを超えました。しかし、Intelによると、116GbpsにおいてもCEI-112G-LR-PAM4仕様の生のビットエラー率（BER）要件をほぼ3桁上回ったとのことです。

トランシーバーのアーキテクチャは、強化された最大 400GbE のプロトコル スタックとともに、2021 Agilex-I シリーズに組み込まれます。

Xilinx は本日、112G トランシーバーをサポートする Versal Premium ACAP を発表しました。