Nvidiaがチップ製造プロセスに取り組み、cuLithoで40倍のスピードアップを主張

GTC 2023において、NVIDIAは半導体製造ワークフローにおける重大なボトルネックを解消する新しいソフトウェアライブラリ「cuLitho」を発表しました。この新しいライブラリは、チップ製造用のフォトマスクを作成する技術である計算リソグラフィを高速化します。NVIDIAによると、この新しいアプローチにより、4,000基のHopper GPUを搭載した500台のDGX H100システムで、CPUベースサーバー4万台と同等の作業量を40倍高速化し、消費電力は9分の1に削減できるとのことです。NVIDIAによると、これによりフォトマスク製造に必要な計算リソグラフィの作業負荷が数週間から8時間にまで短縮されます。

半導体製造大手のTSMC、ASML、Synopsysはいずれもこの新技術を採用しており、Synopsysはすでに自社のソフトウェア設計ツールにこの技術を統合しています。NVIDIAは、この新しいアプローチによって、チップの高密度化と歩留まりの向上、設計ルールの最適化、そしてAIを活用したリソグラフィの実現が今後可能になると期待しています。

NVIDIAの科学者たちは、ますます複雑化する計算リソグラフィワークフローをGPU上で並列実行できる新しいアルゴリズムを開発しました。Hopper GPUを使用することで、40倍の高速化が実現しました。この新しいアルゴリズムは、マスクメーカー（通常はファウンドリまたはチップ設計者）のソフトウェアに統合可能な新しいcuLithoアクセラレーションライブラリに統合されています。cuLithoアクセラレーションライブラリはAmpereおよびVolta GPUとも互換性がありますが、Hopperが最も高速なソリューションです。 

チップ上に微細な構造を印刷する作業は、フォトマスクと呼ばれる石英の塊から始まります。この透明な石英にはチップ設計のパターンが刻まれており、ステンシルのような役割を果たします。マスクを通して光を照射することで、設計がウェハー上に刻み込まれ、現代のチップを構成する数十億個の3Dトランジスタと配線構造が作られます。各チップ設計では、チップの設計を層状に積み重ねるために複数回の露光が必要です。そのため、チップ製造プロセスで使用されるフォトマスクの数はチップによって異なり、100枚を超えることもあります。例えば、NvidiaはH100の製造に89枚のマスクが必要と述べており、Intelは14nmチップに「50枚以上」のマスクを使用していると述べています。

新たな技術が登場し、今では光の波長よりも小さなパターンをエッチングすることが可能になりました。しかし、パターンの微細化が進むにつれ、回折の問題が生じ、シリコン上に印刷されるデザインが「ぼやけて」しまうという問題が発生しています。計算リソグラフィの分野では、複雑な数学的演算によってマスクレイアウトを最適化することで、回折の影響を抑制しています。しかし、パターンの微細化が進むにつれて、この作業はますます計算負荷が高くなり、1つの設計で数十億個ものトランジスタを形成できるようになります。

これらの複雑な問題には、多くの場合数万台（Nvidia は 40,000 台としている）のサーバーで構成される大規模なコンピューター クラスターが必要であり、1 つのフォトマスクを処理するのに数週間かかることもあるワークロードで、CPU 上で並列に数値を処理します (時間はチップの複雑さによって異なり、Intel によると、1 つのマスクを作成するのに 5 日かかります)。

Nvidiaは、最新のマスク設計に必要なサーバーの数がムーアの法則と同じ速度で増加しており、サーバーの要件とそれらを運用するために必要な電力が持続不可能な領域にまで達していると主張しています。実際、逆曲面マスク（ILM）を使用する逆リソグラフィ技術（ILT）などの新しいマスク技術には、途方もない計算能力が求められ、これらの高度な技術の導入が既に阻害されています。さらに、高NA EUVとILTは、今後数年間でマスクのデータ処理量を10倍に増加させると予想されています。