シノプシスは、業界初のCompute Express Link（CXL）IPソリューションを発表しました。DesignWare CXL IPは、FInFETプロセス向けの包括的なソリューションを提供し、CXL 1.1仕様に準拠しています。一方、CXLの勝利を祝うかのように、Armは同プロトコルへのコミットメントを表明し、CCIXの将来像に疑問を投げかけています。
Intelは3月に、CPUとアクセラレータ、そしてメモリ間のオープンで低レイテンシかつキャッシュコヒーレントな相互接続プロトコルとしてCompute Express Link 1.0を発表しました。このプロトコルは、PCIe 5.0の物理インターフェースと電気インターフェースを活用し、PCI Expressインフラストラクチャを基盤としています。その後、多くのメンバーがコンソーシアムに加わり、CXL 1.1仕様が公開されました。
同様に、SynopsysのDesignWare CXL IPは、同社のPCI Express 5.0 IPを基盤としており、統合リスクの低減を実現するとされています。このソリューションは、CXLコントローラ、PHY、検証IPで構成されています。CXL 1.1仕様に準拠し、あらゆるCXLデバイスタイプ（AI、メモリ拡張、クラウドチップなど）と、CXL.io、CXL.cache、CXL.memの3つのプロトコルをサポートしています。コントローラはx16リンクをサポートする512ビットアーキテクチャを採用し、RAS機能も追加されています。これにより、最大16レーンで32GT/sのデータレートを実現できます。
インテルフェローであり、インテルのI/Oテクノロジーおよび標準担当ディレクターであるDebendra Das Sharma博士は、次のようにコメントしています。「Synopsysのような大手IPプロバイダーのサポートにより、私たちは業界全体に利益をもたらす堅牢で革新的なCXLエコシステムの構築に向けて順調に進んでいます。」
CXL PHY IPは、16nm、10nm、7nmプロセスで利用可能です。コントローラIPと検証IPも現在利用可能です。
同じく水曜日に、ArmはCXLへの加盟に関するブログを公開しました。Armがコンソーシアムに加盟したことは2ヶ月前に既にお伝えしていましたが、ArmはCXLに関する意向とCCIXプロトコルとの位置づけについて詳細を説明しています。
同社はCXLに主要なリソースを投入しており、「ArmエコシステムにおけるCXL開発の円滑化」と将来の仕様策定への貢献を目指していると述べています。さらにArmは、CXLが今後主要な相互接続の役割を担い、CCIXをパッケージ間相互接続に位置付けると見ています。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Armは、完全なソフトウェアフレームワークの構築における実績を活かし、アクセラレータおよびメモリ拡張へのインターフェースとしてCXLへの移行を促進することを目指しています。現在CXLの対象外となっているパッケージ間チップ間インターフェースをサポートするために、CCIXを維持していく予定です。既存のCCIXハードウェアに基づくお客様のソリューションも引き続きサポートしていきます。（強調追加）
Armは今のところどのプロトコルも除外しておらず、Gen-Zを「ラックと列の接続を可能にするファブリック」と宣言しているが、コメントには想像の余地がほとんどなく、最後に発表されたインターコネクトであるIntelのCXLが、最初のチップが発売される前からキャッシュコヒーレントインターコネクト戦争に勝利する可能性があることを示唆している。
