SRAMの微細化は、最新のプロセスノードで急激に停滞し、オンチップメモリのコストがますます高騰するという暗い未来を予感させました。しかし、これまでの状況とは対照的に、SRAMの微細化はどうやらまだ終わっていないようです。
TSMCは、N2プロセス技術（2nmクラス）が、前世代ノードと比較して性能、電力効率、面積（PPA）において大幅な向上を実現すると発表しました。しかし、TSMCがまだ公表していない点がもう一つあります。それは、SRAMセルの大幅な小型化とSRAM密度（38Mb/mm^2）の向上です。これは、次世代CPU、GPU、システムオンチップのコストと性能に影響を与えるでしょう。
TSMCの次期N2ノードは、ゲート・オール・アラウンド（GAA）ナノシート・トランジスタを搭載し、大幅な消費電力削減と性能およびトランジスタ密度の向上を約束します。N3E製造技術と比較して、N2で製造されたチップは、消費電力を25%～30%削減（トランジスタ数と周波数は同等）、性能を10%～15%向上（トランジスタ数と消費電力は同等）、トランジスタ密度を15%向上（速度と消費電力は同等）すると予想されています。
しかし、TSMCのN2の注目すべき点は、この生産ノードではHD SRAMのビットセルサイズも約0.0175 µm^2に縮小され（SRAM密度38 Mb/mm^2を実現）、N3とN5の場合の0.021 µm^2からさらに小さくなることだ。これは、TSMCが今年12月に開催されるIEDMカンファレンスで発表する論文で述べられている。
スワイプして水平にスクロールします
| 行0 - セル0 | N3対N5 | N3E 対 N3 | N3P 対 N3E | N3X対N3P | N2対N3E | N2P対N3E | N2P 対 N2 | A16対N2P |
| 力 | -25%～-30% | -34% | -5% ～ -10% | -7%*** | -25%～-30% | -30%～-40% | -5% ～ -10% | -15%～-20% |
| パフォーマンス | +10～+15% | +18% | +5% | 1.2VでFmax+5%** | +10%～+15% | +15%～20% | +5%～+10% | +8%～10% |
| 密度* | ? | 1.3倍 | 1.04倍 | 1.10倍*** | 1.15倍 | 1.15倍 | ? | 1.07倍～1.10倍 |
| SRAM密度 | 33.55 Mb/mm^2 | 31.8 Mb/mm^2 | ? | ? | 38 Mb/mm^2 | ? | ? | ? |
| SRAMセルサイズ | 0.0199 µm^2 | 0.021 µm^2 | ? | ? | 0.0175 µm^2 | ? | ? | ? |
| HVM | 2022年第4四半期 | 2023年第4四半期 | 2024年下半期 | 2025年後半 | 2025年後半 | 2026年後半 | 2026年後半 | 2026年後半 |
近年、SRAMの微細化が特に困難になっているため、これは大きな進歩と言えるでしょう。例えば、TSMCのN3B（第1世代3nmプロセス）は、この点においてN5（5nmプロセス）に対してほとんど優位性を示しませんでした。一方、N3E（第2世代3nmプロセス）のHD SRAMビットセルサイズは0.021 µm^2であり、N5と比較してSRAMの微細化における優位性は見られません。TSMCはN2によって、HD SRAMビットセルサイズをついに縮小し、SRAMの密度を向上させることに成功しました。
TSMCのGAAナノシートトランジスタは、HD SRAMのビットセルサイズを縮小する上で主要な要因となるようです。GAAトランジスタは、チャネルをゲート材料で完全に囲むことでチャネルの静電制御を向上させ、リーク電流を低減し、性能を維持しながらトランジスタのサイズを縮小することを可能にします。これにより、トランジスタ寸法のスケーリングが向上し、SRAMセルなどの個々のコンポーネントのサイズを縮小する上で極めて重要になります。また、GAA構造は、トランジスタ全体、特にSRAMセルの信頼性の高い動作に不可欠な、より正確な閾値電圧調整を可能にし、SRAMセルのサイズをさらに縮小することを可能にします。
現代のCPU、GPU、SoC設計は、膨大な量のデータを効率的に処理するために、多数のキャッシュにSRAMを多用するため、SRAMを非常に多く必要とします。メモリからデータにアクセスすると、パフォーマンスと消費電力の両方が消費されるため、最適なパフォーマンスを得るには十分なSRAMが不可欠です。今後、キャッシュとSRAMの需要は増加し続けると予想されるため、TSMCのSRAMセルサイズにおける成果は非常に重要な意味を持ちます。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
TSMCは今年初め、N2のゲートオールアラウンド型ナノシートトランジスタが目標性能の90%以上を達成し、256Mb（32MB）SRAMデバイスの歩留まりが一部バッチで80%を超えていると発表しました。2024年3月時点で、256Mb SRAMの平均歩留まりは約70%に達し、2023年4月の約35%から大幅に向上しました。デバイス性能も着実に向上しており、消費電力を増やすことなくより高い動作周波数を実現しています。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
