サムスンがLPDDR5を12.7GT/sに拡張：次世代デバイスは大幅な速度向上を実現

Samsungは、国際固体回路会議（ISSCC）において、LPDDR5仕様のさらなる拡張を発表しました。これにより、データ転送速度は12,700 MT/s（12.7 GT/s）に向上しました。この速度向上のために、SamsungはDRAMチップに4相セルフキャリブレーションとAC結合トランシーバイコライゼーション機能を追加し、LPDDR5-Ultra-Pro DRAMと呼んでいます。

世界最速のLPDDR5X

LPDDR5仕様は、データ転送速度を6,400 MT/sまで拡張する計画で2019年に導入されました。2021年、JEDECはLPDDR5Xと呼ばれる仕様の拡張版を公開し、速度を8,533 MT/sまで引き上げました。しかし、少なくとも一部のLPDDR5Xユーザーにとっては不十分だったため、Micron、Samsung、SK hynixは2023年にLPDDR5Xのデータ転送速度を9,600 MT/sまでさらに向上させ、その後Samsungは2024年に10,700 MT/s（まだ出荷されていません）を発表しました。そして今、Samsungはさらに一歩踏み出し、12,700 MT/sのデータ転送速度を備えたLPDDR5-Ultra-Proメモリを発表しました。

このような極めて高いデータ転送速度を実現するために、Samsungは4相セルフキャリブレーションループとAC結合トランシーバイコライゼーションを実装する必要がありました。これらの2つの機能はLPDDR5X仕様では定義されておらず、JEDEC LPDDR5Xの公式データレートおよび電力要件を満たす、あるいは上回るために使用されるベンダー固有の回路レベルの設計手法です。

4相自己校正ループ

4相セルフキャリブレーションループ は、高速メモリインターフェースにおいて4つの内部クロック位相（0°、90°、180°、270°）が適切に整列していることを保証する回路ベースのソリューションです。LPDDR5X DRAMでは、クロック信号を分割・分配することで4つの位相が生成され、マルチGT/sの速度でデータ転送を実現します。これらの位相間のわずかな不一致（位相スキュー）でも、タイミングマージンに影響を与え、パフォーマンスを低下させる可能性があります。キャリブレーションループは、各位相ペア（例：0°対180°、90°対270°）を測定し、オフセットを自動的に補正します。

Samsungの4相自己キャリブレーションループの実装では、反転と反転解除という2つのキャリブレーションステップが採用されています。テスト対象回路に入力する信号を反転（例えば、0°と180°を入れ替える）し、その結果を反転前の測定値と比較することで、キャリブレーションロジックは真のクロック位相のずれを特定し、修正します。その後、最終的なキャリブレーションコードを適用し、必要に応じて各位相をシフトまたは調整することで、チップ内でクリーンで均一な間隔のクロックエッジを維持します。

AC結合トランシーバーイコライゼーション

高速データ伝送では、信号はチャネル上で減衰やシンボル間干渉（ISI）の影響を受けやすくなります。AC結合トランシーバイコライゼーションは、高速DRAMコンポーネントにおける信号の問題に対処します。具体的には、クロック信号をブーストし、受信側をイコライズし、送信側をプリエンファシスします。

Samsungの実装は、クロックバッファ内のAC結合ブースター（ACCB）、受信側のAC結合イコライザ（ACCE）、送信側のAC結合プリエンファシス（ACCP）という3つの補完的なブロックで構成されています。各ブロックはパス上の様々なポイントで高周波ゲインを追加することで、減衰したクロックエッジを復元し、タイミングの整合性を維持します。Samsungによると、これらのブロックによる最終的な効果は、1ピンあたり10,000 MT/sを超える速度でのデータ送受信の堅牢性向上です。

測定

画像

1

の

3

Samsung独自の測定によると、最大速度12,700 MT/sにおいて、SamsungのLPDDR5-Ultra-Pro DRAMメモリチップは1.05Vで安定動作します。また、Samsungが実施した測定によると、10,700 MT/sにおいても0.9V以上で安定性を維持しています。ピーク速度における読み出しマージンは0.71ユニットインターバル、書き込みマージンは0.68ユニットインターバルであり、堅牢な信号整合性を示しています。これらの値は、Samsungのキャリブレーションおよびイコライゼーション技術の有効性を裏付けています。