ブラックリストに載っている中国の半導体メーカーSMICは、米国による制裁でアクセスが制限されているにもかかわらず、3nmプロセス技術の開発に取り組んでいる。

日経の報道によると、米国の制裁により最先端のチップ製造設備が利用できないにもかかわらず、中国に拠点を置くSMICは5nmや3nmなど7nm以降の製造プロセスの開発に引き続き注力している。 

スマートフォン用プロセッサに十分な性能を持つ第2世代7nmクラスのプロセス技術を開発したSMICは、現在、5nmおよび3nmクラスのプロセス技術に取り組む専用の研究開発チームを編成していると、この報道は事情に詳しい2人の情報筋を引用している。このチームは、TSMCとサムスンで勤務経験を持ち、業界で最も優れた半導体科学者および幹部の一人と評される共同CEOの梁夢松氏が率いている。

「彼ほど賢い科学者やエンジニアはいない」と、TSMCの元最高法務顧問ディック・サーストン氏は今年初め、EE Timesに語った。「彼は半導体業界で私が見てきた中で最も優れた頭脳の持ち主の一人だ。」

SMICは中国の小規模ファウンドリーから大きく成長し、現在では業界第5位の半導体受託製造会社となっています。米中間の緊張が高まる中、同社は米国商務省のエンティティリストに掲載され、最先端のウエハ製造装置へのアクセスを失いました。これにより、同社の進歩と新プロセス技術の導入は著しく鈍化しました。

その結果、SMICはASMLから極端紫外線（EUV）リソグラフィーツールを入手することができず、同社の第2世代7nmクラスノードは深紫外線（DUV）リソグラフィーのみに依存している。TSMCのN7PプロセスノードもEUVを使用していないことを考えると、これは驚くべき偉業ではない。現時点では、ASMLのTwinscan NXT:2000iリソグラフィーマシンはSMICが保有する最高のツールであり、38nmという微細な生産解像度をエッチングすることができる。このレベルの精度は、7nmクラスノードに適したダブルパターニングを使用して38nmのメタルピッチを印刷するのに十分である。ASMLとIMECによると、5nmではメタルピッチは30～32nmに縮小し、3nmでは21～24nmにまで低下する。したがって、これらのノードではEUVが不可欠となる。

しかし、超微細パターンサイズを実現するには、超高解像度（低NA EUVでは13nm）のリソグラフィ装置を使用するだけでは不十分です。マルチパターニングも選択肢の一つですが、これは複雑なプロセスであり、サイクルタイムの延長、歩留まりへの影響、製造装置の消耗、そしてコストの増加につながります。しかし、EUV装置がなければ、SMICはより低い解像度を実現するために、3重、4重、あるいは5重のパターニングをせざるを得ません。 

サーストン氏は、共同CEOのリャン・モンソン氏の指揮下で、SMICはEUVツールを使用せずに5nmチップを（既に生産していない限り）大量生産できると考えています。SMICからは既に5nmクラスのプロセス技術について何度か言及されており、この潜在的なノードに関する情報は「火のないところに煙は立たない」と捉えています。しかし、SMICがDUVのみで3nmクラスの製造プロセスを設計できる可能性について、ほぼ信頼できる情報源から聞いたのは今回が初めてです。