AMDの次期EPYCサーバーは最大162のPCIe 4.0レーンを搭載する可能性

AMDはZen 2ベースの次期EPYC Romeサーバープロセッサについてほとんど情報を提供していないものの、その性能に関する憶測は後を絶たない。例えば、AMDは1基のEPYC Romeプロセッサで最大128のPCIeレーンを利用できると述べているものの、デュアルソケットサーバーで2基のプロセッサで何レーンを利用できるかは明らかにしていない。

高性能コンピューティングに特化した出版物ServeTheHomeのPatrick Kennedy氏とTwitterのRetiredEngineer氏は、Rome CPU 2基で160レーンのPCIe 4.0をサポートできると結論付けています。Kennedy氏は、CPU1基あたり1レーン（つまり1ソケットあたり129レーン）の追加PCIeレーンが追加され、デュアルソケットサーバーのレーン数が最大162レーンになると予測しています。ただし、この追加レーンは、サーバーマザーボードの重要コンポーネントであるベースボード管理コントローラ（BMC）にのみ使用できるという注意点があります。

RetiredEngineerは、Romeが最大190レーン（BMCレーン2レーンを含む）を搭載できる可能性もあると推測していますが、ServeTheHomeはそこまでのレーン数を公開する計画は把握していないと述べています。ServeTheHomeは、GPUは1台あたり16レーンのPCIeレーンを消費するため、これらのPCIeレーンの追加はAMDのGPU事業にも役立つ可能性があると推測しています。 

AMDはこれらの理論の真実性についてはコメントしていないが、ServeTheHomeに話を聞いた代表者は、同誌の記事について「あまり興奮していない」ようだった。

@RetiredEngineerとServeTheHomeの計算が正しければ、IntelはAMDが示唆している以上に強力な競争相手と対峙することになる。Intelの最新フラッグシップであるCascade Lakeアーキテクチャは、AMDのマルチチップモジュール方式と同様のデュアルダイ設計により最大56コアを搭載しているにもかかわらず、Romeに対して大きな脅威となるだろう。新しいRomeプロセッサはコア数が8つ多く、TSMCの新しい7nmノードを採用し、価格と消費電力はおそらく低く、PCIeレーン数も大幅に増加している。AMDはサーバー市場で苦戦を強いられているものの、Xeonに対するRomeのハードウェア面での優位性は、特にPCIeレーン数の増加を切望するデータセンターにとって魅力的なものとなるだろう。