Chosun.com のレポートによると、Samsung Foundry は SF3E (3nm クラス、初期) 製造技術にゲートオールアラウンド (GAA) トランジスタを採用した最初のチップメーカーですが、SF2 (2nm クラス) 製造プロセスからのみバックサイド電力供給ネットワーク (BSPDN) を採用する予定です。
報告書によると、バックサイド・パワー・デリバリーで得られた有望な結果を受けて、サムスンがBSPDNの商用プロセス技術への実装を再検討するに至ったという。同社は1.7nmクラスの製造ノードでバックサイド・パワー・デリバリー・ネットワークを導入する計画だったが、同社のロードマップによると、2025年に予定されているSF2プロセスで導入する予定だという。しかし、この報告書には大きな落とし穴がある。サムスンが現在公開しているロードマップには1.7nmクラスのノードは含まれておらず、SF2、SF2P、SF1.4技術のみが含まれているのだ。
この作業は、Samsung と Arm が現在進めている、Cortex-A と Cortex-C コアを Samsung の SF2 (2nm クラス) プロセス テクノロジー向けに共同最適化する共同作業の一部ではありませんでしたが、Samsung が達成した結果を考えると、最終的にはプロジェクトの主要部分を占める可能性があります。
このレポートが正確であれば、SF2にバックサイド電力供給ネットワークを導入することで、このプロセス技術は2025年にはIntelの20Aおよび18A製造技術、2026～2027年にはTSMCのN2Pプロセスに対して大幅に競争力が増すことになる。
一方、SF3とSF3PにはBSDPNがないため、競合製品と比較して、これらのノードの性能、消費電力、トランジスタ密度は確実に制限されます。ピーク性能、消費電力、トランジスタ密度の低下は、一部の設計では大きなデメリットにはならないかもしれませんが、スマートフォンやデータセンター向けチップなどでは、必然的にデメリットとなります。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
