Intelは、最新チップの発売が第3四半期に迫る中、Computex 2024基調講演に先立ち、台湾・台北で開催したIntel Tech Tour 2024でLunar Lakeアーキテクチャの詳細を初公開しました。IntelのLunar Lakeは、設計のあらゆる面で大幅な改良が施されています。Lunar Lakeは主にモバイル設計をターゲットとし、一部の高性能ノートPCに搭載される予定ですが、基本的な変更点の多くはArrow Lakeにも引き継がれ、ゲーミングに最適なCPUの一部に搭載される見込みです。
Lunar Lakeアーキテクチャのすべてのコンポーネントは、パワーとパフォーマンスの洗練された融合に向けて最適化されており、Intelによれば、x86 PCに期待されるものを一新するとのこと。最も大きな改善点の一つはEコアで、新しいSkymontアーキテクチャではIPCがそれぞれ38%と68%向上しています。Lion Cove PコアでもIPCが14%向上しますが、これらの予測には留意が必要です。グラフィックスに関しては、新しいXe2統合グラフィックエンジンによりiGPUパフォーマンスが50%向上します。
Lunar Lakeは、AIワークロード向けにIntelの新しいニューラル・プロセッシング・ユニット（NPU）を搭載し、48 TOPSの性能を実現します。これは、Microsoftが次世代AI PCに求める40 NPU TOPSの要件を余裕で満たす性能です。実際、Lunar Lakeプラットフォームは、CPUとiGPUを合わせると合計120 TOPSという、はるかに高いAI性能を備えています。
その結果生まれたLunar Lakeモバイルチップは、電力効率を最優先に重視した全く新しい設計手法を採用しており、この基本アーキテクチャはArrow LakeやPanther LakeといったIntelの将来の製品の基盤として活用される予定です。この新たな設計思想は、AMD、Apple、そしてQualcommといった強力な競合企業をノートPC市場に投入する上で鍵となるでしょう。
驚くべきことに、IntelはCPU、GPU、NPUを収容するコンピューティングタイルに、最先端の3nm N3Bプロセスノードを採用するためにTSMCを採用しました。また、外部I/Oインターフェースを収容するプラットフォームコントローラータイルには、TSMC N6ノードを採用しています。実際、このチップに搭載されているIntel製シリコンは、タイルとホストシステム間の通信を可能にするパッシブ22FFL Foverosベースタイルのみです。
インテルは、チップの設計開始時点で入手可能な中で最高のノードだったため、TSMCのノードを選択したと述べています。これは、4年間で5ノードを実現するという構想を通じてファウンドリー技術における優位性を取り戻そうとする中で、製造面での遅れを示唆しています。しかし、インテルはこれらのアーキテクチャを他のプロセスノードに容易に移植できるように設計しているため、将来の製品では、これらのアーキテクチャを多く採用した自社ノードを再び使用することが予想されます。
Lunar Lakeの新しいマイクロアーキテクチャは、同社がまもなく発表するデスクトップ向けArrow Lakeプロセッサ、さらにはXeonラインナップへの道を開くものです。詳細を見ていきましょう。
Lunar Lake SoCの概要
画像
1
の
8
IntelのLunar Lakeは、最上位SKUに4つのPコアと4つのEコアを搭載します。このチップは、2つのロジックタイル（TSMC N3BコンピューティングタイルとN6プラットフォームコントローラータイル）と、22FFLのベースFoverosタイル上に配置されたスティフナー（機能を持たないフィラーシリコン）で構成されています。ロジックタイルは、25ミクロンのバンプピッチ（相互接続密度の重要な指標）のはんだ付け接合でベースタイルに接続されており、Meteor Lakeで使用されている36ミクロンピッチよりも向上しています。この狭いピッチにより、ユニット間の通信経路の高密度化が実現され、消費電力の削減につながります。
Intelは、16GBまたは32GB構成で、LPDDR5X-8500メモリを2スタック、チップパッケージ上に直接配置することで、レイテンシと基板面積を削減するとともに、メモリPHYの消費電力を最大40%削減します。メモリは4つの16ビットチャネルを介して通信し、チップあたり最大8.5GT/sのスループットを実現します。
コンピューティングタイルには、CPUのPコアとEコア、Xe2 GPU、そしてNPU 4.0が搭載されています。また、新たに8MBの「サイドキャッシュ」を搭載しており、これは様々なコンピューティングユニット間で共有することでヒット率を向上させ、データ移動量を削減することで消費電力を削減します。ただし、これはすべてのユニット間で共有されるため、厳密にはL4キャッシュの定義には当てはまりません。
Intelは電力供給サブシステムをチップからボードへ移行し、マザーボード全体に4つのPMICを配置することで、複数の電源レールと制御の強化を実現しました。Intelは、Meteor Lakeと比較してSoCの消費電力を40%削減したと主張しています。
次のページでは、CPU、GPU、NPU のコア マイクロアーキテクチャと、プラットフォーム コントローラー タイルの詳細について詳しく説明します。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
ポール・アルコーンはTom's Hardware USの編集長です。CPU、ストレージ、エンタープライズハードウェアに関するニュースやレビューも執筆しています。
