サムスンファウンドリーは、6月に開催されるVLSIシンポジウム2024において、ゲート・オール・アラウンド（GAA）トランジスタを搭載した第3世代プロセス技術の詳細を発表する予定です。この技術はSF2と呼ばれ、同社初の2nmクラスの製造プロセスとなります。このノードは、性能と効率の面で大幅な向上をもたらすと予測されています。
サムスンは、2024年6月19日のセッションで、SF2製造技術に関する主要な詳細を発表する予定です。同社自身の説明によると、この次世代ノードでは、独自のエピタキシャルプロセスと統合プロセスにより、サムスンのマルチブリッジチャネル電界効果トランジスタアーキテクチャがさらに改良されます。これにより、トランジスタ性能は11～46%向上し、FinFETベースのプロセス技術と比較してばらつきは26%低減し、リーク電流は約50%低減されます。
Samsungの説明には、「製品性能を重視した第3世代MBCFET（SF2）は、独自のエピタキシャルプロセスと統合プロセスを導入することで、ゲートオールラウンドのメリットを最大限に引き出し、スケーリングとGAA構造の製品ゲインとの矛盾を克服しました」と記されています。「製品の主要な狭幅NSトランジスタはN/PFETでそれぞれ29/46%、11/23%の性能向上を実現しました。さらに、トランジスタ全体のばらつきがFinFETから26%削減されたことで、製品リーク分布は最大50%も大幅に削減されました。」
Business Koreaによると、サムスンは技術の限界を押し広げるだけでなく、2nmクラスの製造プロセスに向けたエコシステムも強化しているという。同社は50社以上の知的財産（IP）パートナーと提携し、4,000件以上のIPを保有しているが、当然ながらGAAノード全般、特にSF2ノードをターゲットとしているのはごくわずかだ。一方、今年初めには、サムスンとArmが、サムスンのゲートオールラウンドトランジスタベースの製造技術向けにCortex-XおよびCortex-Aコアを共同で最適化する契約を締結した。
サムスンのSF2プロセス技術の設計インフラストラクチャの開発は2024年第2四半期に完了すると言われており、その時点で同社のチップ開発パートナーは生産ノード向けの製品設計を開始できるようになる。
関連して、サムスンは今年、第2世代の3nmクラスの製造プロセス「SF3」を用いたチップの製造を開始する予定です。サムスンの第1世代3nmクラスのノード「SF3E」は、主に暗号通貨マイニング用のチップをこの技術で製造していたため、特に成功とは言えませんでした。しかし、サムスンは、SF3ノードがデータセンター向け製品を含む、より洗練された設計でより広く利用されることを期待しています。
2nmクラスのプロセス技術の出荷開始に向けた競争が激化しています。Samsungが今夏に設計仕様の詳細を発表したことから、Samsung SF2を採用した最初の製品は2025年に登場すると予想されます。これは、N2Pを含むTSMCの2nmノードファミリーと競合することになります。Intel Foundryも2nmクラスのIntel 18Aノードの開発を進めており、最初の設計は2024年末までに出荷される可能性があります。Intel 20Aソリューションも開発中で、今年中に出荷される予定です。これらのプロセス技術が最終的にどのように位置づけられるかは、まだ分かりません。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
