インテルは今週、超ハイエンドXeグラフィックプロセッサの進捗状況に関する最新情報を発表しました。データセンター向けXe-HP GPUは現在、一部の開発者向けに提供開始されており、スーパーコンピューター向けXe-HPCの開発は完了しており、インテルは最初の製造リビジョンをリリースした後、製造工場からデバイスが戻ってくるのを待っているところです。
Xe-HP：スケーラビリティがすべて
IntelのXe-HPは、同社のXe-LPアーキテクチャ（第11世代Core CPU（Tiger Lake）CPUおよびIris Xe MaxディスクリートGPUに採用）が提供するあらゆる機能の大幅な拡張性を実現します。これには、全体的なパフォーマンス、コンピューティング能力、メディアエンコード/デコード能力、メモリ帯域幅、消費電力などが含まれます。
Xe-HPアーキテクチャは、Xe-LPアーキテクチャとは異なる実行ユニット（EU）を使用します。これらのEUは、データセンターやハイパフォーマンスコンピューティング（HPC）で一般的なデータ形式と命令をサポートしており、これにはテクニカルコンピューティング用のFP64、AI/MLワークロード用のbfloat16、DL用のDP4A畳み込み命令、そしてIntelの新しいXMX命令が含まれます。
Intelはかつて、Xe-HP GPUが「4桁」のEUを搭載することを確認しました。これらのEUは、現世代のXe-LP設計と比較してIPCが向上しており、Xe-LPの1.5～2倍の周波数（Tiger LakeのiGPUを基準とすると、少なくとも2.0～2.5GHz）で動作します。Intelは、実行ユニット数の大幅な増加に対応するため、内部相互接続に全く新しいファブリックを採用しました。また、Xe-HPは、IntelのEMIBテクノロジーで接続されたHBM型メモリを採用しています。
データセンター向けXe-HP GPUは、Intelの10nm Enhanced SuperFinプロセス技術を用いて製造されます。このグラフィックスプロセッサはマルチタイルアーキテクチャをサポートし、同社はデータセンターGPUとして少なくとも1タイル、2タイル、4タイルの3つのバージョンを提供する予定です。最上位モデルは最大500ワットの消費電力になる可能性があります。
Intelは2020年半ば頃に最初のXe-HPの1つをテープアウトし、8月には未公開（おそらく低い）クロックで動作する初期シリコンのデモを行いました。この初期のXe-HP GPUは約40 FP32 TFLOPSの性能を発揮し、これはNVIDIAのA100グラフィックスプロセッサの2倍のFP32スループットに相当します。
インテルは数ヶ月にわたりXe-HPシリコンを社内でテストした後、最近、一部の開発者向けにこの部品の提供を開始しました。これは、大規模なXe-HP導入に向けたソフトウェアの準備を支援するためです。インテルがXe-HP GPUを実際に開発者に出荷したのか、それともリモートアクセスを開始しただけなのかは不明です。いずれにせよ、インテルのXe-HP GPUは開発者にとって十分な性能を備えており、これは前向きな兆候です。
Tom's Hardware の最高のニュースと詳細なレビューをあなたの受信箱に直接お届けします。
Xe-HPC：スーパーコンピューティングのパワーハウス
Intel の Xe-HPC は、スーパーコンピューターに特有の機能強化が施された、同社がこれまでに知る Xe アーキテクチャの最も高度なバージョンです (そのため、Xe-HP が提供する以上の命令が期待できます)。
インテルがこれまでに発表した唯一のXe-HPC GPUは、コードネーム「Ponte Vecchio」と呼ばれるコンピューティングプロセッサで、これは近々発売されるエクサスケール・スーパーコンピューター「Aurora」などに搭載される予定です。機能と性能に加え、Ponte Vecchio GPUは非常に複雑で、インテルのFoveros技術とCo-EMIB技術を用いて4つの異種タイルをパッキングし相互接続した構成となります。
インテルは最近の記者会見で、最初のXe-HPC GPUについて「すべてのチップレット設計の最初の改訂版を製造部門にリリースし、電源投入を心待ちにしている」と発表しました。これは、開発が完了したことを意味します。一方、インテルはPonte Vecchio GPUであるとは明言しませんでした。現在、インテルは製造工場からチップが出荷されるのを待っています。
インテルの7nmプロセス技術が約6か月遅れたため、インテルは今夏、Ponte Vecchioのコンピュートタイルを自社内外の生産拠点で製造すると発表した。インテルは、最初 の Xe-HPCコンピュートタイルシリコンがどこで、どの製造技術で製造されるかを明らかにしていない。一方、特定の製造プロセス向けに開発された設計を別の製造プロセスに移植すると、消費電力に関しては予測不可能な結果につながることが多い。
Intel からの情報が不足しているため、同社が Ponte Vecchio (または fi) のコンピューティング タイルをテープアウトする予定の場所を推測するのは賢明ではありませんが、これは間違いなく、最終的に明らかになる興味深い事柄になるでしょう。
まとめ
開発の観点から見ると、Intelの情報に基づくと、IntelのXe-HPおよびXe-HPCプロジェクトは順調に進んでいます。Xe-HP GPUは開発者に提供できるほど良好な性能を発揮していますが、Xe-HPCの開発は予定されていた発売時期より約1年半早く完了しています。
インテルは、最初のXe-HPCシリコンをテープアウトし、立ち上げプロセスに特有のすべての検証に合格する必要があります。さらに、インテルがXe-HPおよびXe-HPC製品の商用版を予定通りに投入できるかどうか、そしてそれらが同社が設定した性能と消費電力の目標を達成できるかどうかは、時が経てば分かるでしょう。
アントン・シロフはTom's Hardwareの寄稿ライターです。過去数十年にわたり、CPUやGPUからスーパーコンピュータ、最新のプロセス技術や最新の製造ツールからハイテク業界のトレンドまで、あらゆる分野をカバーしてきました。
